#3

THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re the Application of : Hiroshi TOMONAGA, et al.

Filed

: Concurrently herewith

For

: PACKET SWITCH DEVICE

Serial No.

: Concurrently herewith

March 13, 2001

Assistant Commissioner of Patents Washington, D.C. 20231

SUBMISSION OF PRIORITY DOCUMENT

S I R:

Attached herewith are Japanese patent application No. 2000-262058 of August 31, 2000 whose priority has been claimed in the present application.

Respectfully submitted

Samson Helfgott Reg. No. 23,072

HELFGOTT & KARAS, P.C. 60th FLOOR EMPIRE STATE BUILDING NEW YORK, NY 10118 DOCKET NO.:FUJO 18.430 BHU:priority

Filed Via Express Mail Rec. No.: EL522402319US

On: March 13, 2001

By: Brendy Lynn Belony

Any fee due as a result of this paper, not covered by an enclosed check may be charged on Deposit Acct. No. 08-1634.

11036 U.S. PTO 09/805545

日

PATENT OFFICE JAPANESE GOVERNMENT



別紙添付の書類に記載されている事項は下記の出願書類に記載されて いる事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2000年 8月31日

願

Application Number:


特願2000-262058

出 顧 人 Applicant (s):

富士通株式会社

2000年12月22日

特許庁長官 Commissioner, Patent Office



出証番号 出証特2000-3105873 【書類名】

特許願

【整理番号】

0050897

【提出日】

平成12年 8月31日

【あて先】

特許庁長官殿

【国際特許分類】

H04L 12/56

【発明の名称】

パケットスイッチ装置

【請求項の数】

5

【発明者】

【住所又は居所】

神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】

朝永 博

【発明者】

【住所又は居所】

神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】

永田 将克

【発明者】

【住所又は居所】

神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】

瓦井 健一

【発明者】

【住所又は居所】

神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】

松岡 直樹

【発明者】

【住所又は居所】

神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】

岡部 健一

【発明者】

【住所又は居所】

神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】

瓜生 士郎

【特許出願人】

【識別番号】 000005223

【氏名又は名称】 富士通株式会社

【代理人】

【識別番号】

100074099

【住所又は居所】 東京都千代田区二番町8番地20 二番町ビル3F

【弁理士】

【氏名又は名称】 大菅 義之

【電話番号】 03-3238-0031

【選任した代理人】

【識別番号】 100067987

【住所又は居所】 神奈川県横浜市鶴見区北寺尾7-25-28-503

【弁理士】

【氏名又は名称】 久木元 彰

【電話番号】

045-573-3683

【手数料の表示】

【予納台帳番号】 012542

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9705047

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 パケットスイッチ装置

【特許請求の範囲】

【請求項1】パケットをスイッチングするパケットスイッチ装置において、

入力したパケットを、パケットを単位として到着順にシーケンシャルに複数の パスに振り分ける振り分け手段と、

該振り分け手段から該複数のパスを介して入力されるパケットをスイッチング して、出力するスイッチ手段と、

該スイッチ手段から出力されたパケットを、該振り分け手段のパケットの振り 分け処理の逆処理を行うことによって多重する多重手段と、

を備えることを特徴とするパケットスイッチ装置。

【請求項2】前記スイッチ手段は、少なくとも1つ設けられ、該スイッチ手段の実装数に応じて、各スイッチ手段を論理的に複数のスイッチ手段に分割して、パケットのスイッチングを行うことを特徴とする請求項1に記載のパケットスイッチ装置。

【請求項3】前記振り分け手段、スイッチ手段、及び多重手段は、

入力するパケットが有する出力方路を示すTAGに対し、入力ハイウェイ毎に 異なる規定値を加算するオフセット加算手段と、

オフセット加算後のTAGに従って、対応するスイッチングポートに出力する スイッチング手段と、

スイッチングポートを任意のハイウェイに対応付けるセレクト手段と、

複数のハイウェイを一つの出力ポートに多重するハイウェイ多重手段と からなることを特徴とする請求項1に記載のパケットスイッチ装置。

【請求項4】前記パケットスイッチ装置は、パケットの入力側にパケットを 一時的に格納する入力バッファ手段を備え、

前記スイッチ手段の増設時には、一旦入力バッファ手段のパケット出力を停止 した後、前記振り分け手段、前記多重手段、及び前記スイッチ手段の増設、該振 り分け手段、該多重手段、及び該スイッチ手段の動作の変更を行い、その後、入 力バッファ手段のパケット出力を再開することにより、オンラインでスイッチ手 段の増設が可能であることを特徴とする請求項1に記載のパケットスイッチ装置

【請求項5】パケット単位でスイッチングを行うパケットスイッチ装置にお けるスイッチであって、

入力するパケットが有する出力方路を示すTAGに対し、入力ハイウェイ毎に 異なる規定値を加算するオフセット加算手段と、

オフセット加算後のTAGに従って、対応するスイッチングポートに出力する スイッチング手段と、

スイッチングポートを任意のハイウェイに対応付けるセレクト手段と、

複数のハイウェイを一つの出力ポートに多重するハイウェイ多重手段と からなることを特徴とするスイッチ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、大規模パケットスイッチングにおけるパケットスイッチ装置に関する。

[0002]

【従来の技術】

近年、インターネットの爆発的な普及や大容量・高品質な情報を扱うメディアの登場により、大容量データを柔軟に扱うことの出来る大規模な通信インフラの整備に期待が寄せられている。そして、現実の鍵となる数百ギガ〜数テラオーダの容量を持つスイッチに関心が集まっている。

[0003]

図90は、従来の入力バッファスイッチの構成例を示す図である。

入力バッファスイッチ構成において、クロスバースイッチは入力バッファの後段に位置し、縦横に入出力HW(ハイウェイ)配置したときに出来るマトリクスにおいて、各交点をON/OFFする単純スイッチである。入力バッファの出力時点でクロスバースイッチをバッファレス化することができる。すなわち、入力バッファ内において、入力されたパケットを出力ポート#1~#Nへのパケット

毎に分けて格納し、例えば、出力ポート#1へ出力されるべきパケットがクロス バースイッチ内において衝突しないように、スケジューラがタイミングをはかっ て入力バッファから出力するようにする。

[0004]

このようなクロスバースイッチの容量を拡張する場合、従来技術としてマトリクス状に多段に接続する方法と、同一HWをビットスライス化し、スイッチをパラレルに配置する方法が考えられている。

[0005]

図91は、従来のクロスバースイッチの拡張方法であり、マトリクス状に多段 にスイッチを接続して拡張する方法を示した図である。

図91では、最初、4入力4出力の回線を1つのクロスバースイッチ10で主要していたものを、8入力8出力に拡張する場合、クロスバースイッチ11-1~11-3をマトリクス状に増設することによって目的を達成する構成である。この構成においては、拡張方法は単純であるが、クロスバースイッチの数が拡張の度に2乗で増えていくので、ハードウェア構成が非常に大きくなってしまうという難点がある。

[0006]

図92は、同一HWをビットスライス化し、スイッチをパラレルに配置する従来の増設方法を示した図である。

図92の増設方法においては、最初、1つのM×Mマトリクススイッチが設けられていて、例えば、8ビット長のパケット単位でスイッチングを行っていたとすると、次に増設するためには、8ビット長のパケットを4ビットずつのデータに分割し、2つのM×Mマトリクススイッチでスイッチングするようにする。2つのM×Mマトリクススイッチでは、4ビットずつのデータをパラレルに同じ出力HWへ出力するようにする。そして、出力HWで、4ビットずつのデータを8ビットのパケットに再生して、出力する。

[0007]

更に、図92のビットスライス方式で増設する場合には、1つのパケットを更 に分割して、必要な数のマトリクススイッチを設置する。8ビット長のパケット の場合、パケットを1ビットずつのデータに分割することができるので、最大8分割までできる。従って、マトリクススイッチも8個用意し、1つのマトリクススイッチが1ビットのデータをスイッチングするようにする。1つのパケットのビットデータは、同じ出力HWに出力され、8ビットのパケットが再生されて、送出される。

[0008]

【発明が解決しようとする課題】

図91の多段接続は拡張接続用のIFが必要なことやスイッチ規模の2乗に比例してハード量が増える。これに比べ、図92のビットスライス化はスイッチ規模に比例したハードで済むため、小型化が可能である。ただし、ビットスライスでもスイッチに収容するHWの入出力数が多い場合は、それに比例した入出力端子数が必要になってしまう。更に、スイッチの端子数を削減するため、スイッチのON/OFFの情報をパケット自身のTAG情報として付与する方法が考えられるが、ビットスライスの場合各ビット毎にTAG情報を付与する必要があり、オーバヘッドが大きくなってしまうという問題があった。

[0009]

図93は、ビットスライス方式におけるデータへのタグの付与の例を示した図 である。

8ビット長、63ワードからなるパケットのペイロードをパケット単位でスイッチングする場合には、このパケットに1つのタグを付ければよい。すなわち、図93では、8ビット長、1ワードからなるタグが付与されている。これをビットスライスし、1ビット長のデータに分割する場合、1ビット長、63ワードの分割されたペイロードに1ビット長、8ワードのタグをそれぞれ付し、個別のマトリクススイッチでスイッチングする必要がある。従って、データのワード数がパケット単位でスイッチングする場合64ワードであったものが、ビットスライスすると、71ワードに増えてしまうという問題がある。

[0010]

その他、以下のような課題があった。

・一つのスライスが故障するとパケット自体が壊れてしまう(完全なパケット

を送信することができない)ため、システムダウンになってしまう。

[0011]

・オンラインでの増設が出来ない。

本発明の課題は、大規模パケットスイッチにおいて、増設時にハードウェアの 増加を減少しつつ、処理のオーバヘッドも防ぐことの出来るパケットスイッチ装 置を提供することである。

[0012]

【課題を解決するための手段】

本発明のパケットスイッチ装置は、パケットをスイッチングするパケットスイッチ装置において、入力したパケットを、パケットを単位として到着順にシーケンシャルに複数のパスに振り分ける振り分け手段と、該振り分け手段から該複数のパスを介して入力されるパケットをスイッチングして、出力するスイッチ手段と、該スイッチ手段から出力されたパケットを、該振り分け手段のパケットの振り分け処理の逆処理を行うことによって多重する多重手段とを備えることを特徴とする。

[0013]

本発明によれば、パケット単位で、スライスを行いスイッチングを行うので、スイッチングに使用するTAGをパケット毎に付加すればよく、従って、ビット毎にTAGを付加するビットスライス方式に比べ、処理のオーバヘッドを削減することが出来る。

[0014]

また、小容量のパケットスイッチをパラレルに配備することでパケットスイッチの容量を容易に増設することができるので、無用なハードウェアの増加を伴うことがない。

[0015]

【発明の実施の形態】

図1は、本発明の第1の実施形態の原理を示す図である。

図1は、4×4のクロスバースイッチを2面使用した場合の例である。本実施 形態においては、パケット単位でスイッチングを行う。スイッチに入力するパケ ットは、各面に対し周期的に同一順序で振り分けられる。すなわち、図1に示されているように、入力HW#0には、4つのパケットが入力されおり、Aスロットのパケットは、出力HW#3を行き先としている。同様に、入力HW#0のBスロットは、出力HW#1を行き先、Cスロットは、出力HW#1を行き先、Dスロットは、出力HW#2を行き先としている。同様に、入力HW#1~#3には、それぞれ、スロットA~Dに、それぞれ出力HW#0~#3へのパケットが設定されて入力されている。そして、各スロットを2つのスイッチに交互に分配している。

[0016]

スイッチ内では、それぞれ独立にパケットに付与されたTAG(図1においては、スロット内に記載されている数値)を参照してスイッチングを行う。スイッチの後段では、スイッチ入力時の振り分けと同じ順序で多重する。ここで、スイッチ内は固定的な遅延時間しか発生しないため、パケットの順序逆転(同一入力HWから後に出力したパケットが先に出力HWから出力される)は発生しない。よって、本方式により小容量のパケットスイッチをパラレルに配備することで容量を拡張することが出来る。以降、本実施形態の構成をパケットスライス方式と呼ぶ。

[0017]

パケットスライス方式ではスイッチングTAGがパケット当たり1つで済むため、ビットスライスに比べオーバヘッドを削減することが出来、パケットスイッチ装置内でパケット長を可変する事が生じない。また、あるスイッチが障害になっても他のスイッチを通ってパケットが通過するため、障害の影響を小さくすることができる。

[0018]

図2は、本発明の第2の実施形態の原理を示す図である。

本実施形態は、4×4のクロスバースイッチをパケットスライスにより2面使用し、かつ、スイッチのポート上で、2HWを多重する場合の例である。スイッチ入力の前段では、パケットスライスの振り分け処理とともに、入力HW#0、#1/入力HW#2、#3のパケットをそれぞれ一つのポート上に多重する。す

なわち、入力HW#0、#1のAスロットは、入力ポートの#0に振り分けられ、入力HW#2、#3のAスロットは、入力ポートの#1に振り分けられる。同様にして、入力HW#0、#1のBスロットは、入力ポート#2に振り分けられ、入力HW#2、#3のBスロットは、入力ポート#3に振り分けられる。

[0019]

スイッチでは多重された2つのHWから来たパケットをひとまとまりとして扱い、パケットのTAGに応じてスイッチ後(図2では、例えば、入力ポート#0から入力されたパケットは、4×4スイッチによって順序が入れ替えられている)、そのまとまりの単位で出力ポート#0、#1/出力ポート#2、#3のパケットをそれぞれ一つのポート上に多重する。スイッチの後段では多重されたパケットを分離した後、各出力ポートに振り分けられたパケットを出力HW毎に多重する。ここで、図2の4×4スイッチは、2パケット単位で入力されるデータを1パケット単位でスイッチングするため使用される。すなわち、スイッチへの入力は、2入力2出力であるが、スイッチの内部においては、4×4スイッチとしてのスイッチングが行われる。

[0020]

以上により、スイッチ部のポート数を削減することが出来る。

図3は、本発明の第3の実施形態の原理を示す図である。

図3においては、図1に対し、スイッチ回路を1つのみ使用し、そのスイッチ回路を4×4スイッチではなく、2つの2×2スイッチで構成したものである。この構成では、図1に対し、同じHW速度で容量が半分のSWとして動作する。このように、スイッチ回路のポートを削減し、複数の分割した動作をさせることにより、容量に応じてスイッチ回路の実装数を可変にすることができる。

[0021]

動作は、図1の場合と同様であって、入力HW#0、#1のAスロットのパケットをそれぞれ入力ポート#0、#1に振り分け、入力HW#2、#3のBスロットのパケットを入力ポート#2、#3に振り分けるというように、交互に、各スロットのパケットを2つの2×2スイッチに振り分ける。2つの2×2スイッチによってスイッチングされたパケットは、出力ポート#0~#3から出力され

、交互に多重されて出力HW#0、#1に出力される。

[0022]

図4、及び図5は、本発明の第4の実施形態の原理図を示す図である。

図4及び図5は共に2ポートずつの入出力を持つクロスバースイッチ(XB-SW)を使用した場合で、図4は、HW-IF部(ハイウェイインターフェース部)が全て1HWのみ収容の場合、図5は、HW-IF部が1HW収容のものと2HW収容のものが混在した場合である。

[0023]

図4の場合では、XB-SWを一つのみ使用し、全体で2×2のスイッチとして動作する。変換部は上り下りとも使用HWと使用XB-SW間でパケットを送出し、XB-SWはHW多重なしの2×2スイッチングを行う。

[0024]

一方、図5の場合では、XB-SWを二つ使用し、全体で4×4のスイッチとして動作する。2HWを収容するHW-IF部の上り変換部は、二つのXB-HWへの振り分けと、HW多重を行う。2HWを収容するHW-IF部の下り変換部は、HW多重分離と二つのXB-SW部からの多重を行う。1HWを収容するHW-IFの上り下り変換部は、未使用のHW上はパケットが存在しないとして、2HWを収容するHW-IFの変換部と同様の動作を行う。XB-SW部は2HW多重された4×4スイッチングを行う。以上のように変換部が、XB-SW部動作差分を吸収することにより、異なる収容HW-IFの混在を可能とすると共に、XB-SWは収容するHW-IF種別に応じた必要最小限の枚数のみ実装することが可能となる。

[0025]

図6は、WB-SW部あるいは変換部として動作する回路のブロック構成を示す図である。

図6の回路は、2入力2出力、2HW多重までサポートする、WB-SW部あるいは変換部として動作する。カウンタは2HW多重時0/1を交互に示し、HW多重なしの時は常に0を示す。オフセット加算部はXB-SW部適用時はパケットに付与されたTAGに対し、変換部適用時はカウンタ値に対し、ポート毎に

設定されたオフセットを加算し、その結果を出力番号とする。なお、オフセット加算部に付随するレジスタは、オフセット加算部が加算すべきオフセット値を格納するものである。スイッチ部は出力番号で示されるポートにパケットをスイッチングする。セレクタはバッファとスイッチ出力ポートの対応をとる。また、セレクタに付随するレジスタは、セレクタが切替を行う時にどのポートを出力に接続するかを指示する設定値が格納されており、セレクタは、レジスタの設定値に基づいて切り替え処理を行う。バッファは多重用にパケットを一時的に保持する。多重セレクタはカウンタ値に従い、2HW多重時はバッファを交互に読み出し、HW多重なしでは片方から読み出す。これにより、XB-SW部と変換部が同一の回路で実現できる。

[0026]

例えば、図4のHW多重無しの2×2スイッチとして動作する場合、オフセッ ト加算部では抽出したTAGをそのまま出力番号として使用し、出力番号に従っ てスイッチング後、セレクタによりポート0はスイッチ出力#0を、ポート1は スイッチ出力#2を選択し、出力する。図5のHW2多重の4×4スイッチとし て動作する場合、オフセット加算部では、抽出したTAGをそのまま出力番号と して使用、出力番号に従ってスイッチング後、セレクタによりポート〇はスイッ チ出力#0と#1を、ポート1はスイッチ出力#2と#3を交互に選択し(カウ ンタが 0 / 1 を交互に示す)、出力する。図4のHW多重なしの変換部として動 作する場合、カウンタ値は0固定で、入力ポート#0のオフセット加算部はカウ ンタ値をそのまま出力番号として使用、出力番号に従ってスイッチイング後、セ レクタによりポート0はスイッチ出力#0と#1を、ポート1はスイッチ出力# 2と#3を交互に選択し、出力する。更にHW2多重の2×2-2面スイッチと して動作する場合は(図7の4×4スイッチを2HW多重とした場合)、#Oの オフセット加算部では0を、#1では2をTAGに加算したものを出力番号とし て使用、出力番号に従ってスイッチング後、セレクタによりポート0はスイッチ 出力#0と#1を、ポート1はスイッチ出力#2と#3を交互に選択し(カウン タは0/1を交互に示す)、出力する。

[0027]

図7は、図6の回路の別の構成例を示す図である。

多重分離部は、ポート#0あるいは#1から入力されるパケットをカウンタのカウント値に基づいて多重分離し、それぞれのポート#0~#3に出力する。例えば、パケットを多重分離部の出力ポート#0と#1に交互に出力するようにする。このようにすると、2パケット単位で入力されたデータをそれぞれのパケットに分解して、スイッチに入力することが出来るようになる。TAG抽出部では、パケットに付加されたTAGを抽出し、オフセット加算部に入力する。オフセット加算部はレジスタに格納された番号を基に、TAGの値にオフセット値を加算して、スイッチの入力ポート#0~#3に入力されるパケットを所望の出力ポート#0~#3に出力させる。スイッチの出力ポートから出力されたパケットは、セレクタに入力される。

[0028]

セレクタでは、入力されたパケットの内、いずれかをレジスタに設定された値に基づいて出力し、バッファに入力する。バッファでは、セレクタから出力されたパケットを一時的に格納し、多重セレクタに入力する。多重セレクタでは、出力ポートからパケットを送出するために、パケットを選択多重処理を行う。このようにして、入力されたパケットは、スイッチングを受けて、出力される。

[0029]

図8は、スイッチ4面で、4回線を収容する場合の構成例を示した図である。この場合、上りのHW-IF (ハイウェイーインターフェース)部に入力した入力ハイウェイ#0~#3のデータは、振分部でタイムスロット毎に交互に振り分けられ、変換部に入力される。変換部は、図6、及び図7で示したような構成をしており、2入力2出力の変換部であり、入力された信号を分離多重して、実質4×4スイッチのような動作を行う。図8の変換部では、2入力2出力の変換部が2つずつ接続されており、相互に交換接続する構成となっている。すなわち、入力ハイウェイ#0から入力されたデータは、振分部によって振り分けられた後、変換部に入力されるが、変換部における切替接続は、入力ハイウェイ#0から入力したデータ間のみではなく、入力ハイウェイ#1から入力されたデータとも切替接続される。

[0030]

従って、図8によれば、入力ハイウェイ#0と#1からのデータは互いに切替接続され、入力ハイウェイ#2と#3からのデータは互いに切替接続されるが、入力ハイウェイ#0、#1からのデータと入力ハイウェイ#2、#3からのデータとは、変換部内では切替接続はされない。

[0031]

変換部から出力されたデータは、パケット単位あるいは、タイムスロット単位で、それぞれ、4つあるXB-SW部の4×4スイッチに入力される。4×4スイッチでは、パケットデータを切替接続し、下りのHW-IF部の変換部に入力する。下りの変換部は、上りの変換部と同様の構成を有しており、それぞれ、入力されたデータパケットを出力ハイウェイ#0~#3用多重部に振り分ける。多重部では、入力されたパケットデータを交互に多重しそれぞれの出力ハイウェイに出力する。

[0032]

このようなデータパケットの振り分け動作の制御は、図6及び図7の各レジスタに格納する番号を調整することによって行う。

図9は、図8の構成における動作例を示す図である。

[0033]

入力ハイウェイ#0~#3には、タイムスロットA~Dにそれぞれ、出力ハイウェイが設定されたパケットが入力されている。上りのHW-IF部の振分部では、例えば、タイムスロットA~Dを交互に2つのポートに出力している。この結果、入力ハイウェイ#0からのデータが入力する振分部では、一方の出力ポートにパケットA3とC0を出力し、他方の出力ポートにパケットB1とD2を出力している。その他の振分部の動作も入力ハイウェイ#0の場合と同様である。

[0034]

上りのHW-IF部の変換部15では、入力されるパケットをタイムスロット 毎に、XB-SW部の4つの4×4スイッチに振り分ける。すなわち、図9の例 では、タイムスロットAのパケットは、4×4スイッチ10に、タイムスロット Bのパケットは、4×4スイッチ11に、タイムスロットCのパケットは、4× 4スイッチ12に、タイムスロットDのパケットは、4×4スイッチ13に入力 される。

[0035]

4×4スイッチ10~13では、2つのパケットを組として、出力ハイウェイ毎に切り替えて出力し、下りのHW-IF部の変換部16に入力する。変換部16では、入力されたパケットを出力ハイウェイ毎に切替接続し、多重部に送る。多重部では、それぞれの出力ハイウェイに出力するために入力されたパケットを多重して出力する。

[0036]

図10は、スイッチ4面で、2回線を収容する場合の構成例を示した図である

図10の場合、XB-SW部の各スイッチとして、2×2スイッチを2つずつ 用意している。上りのHW-IF部には、それぞれ入力ハイウェイ#0と#2が入力している。振分部では、それぞれの入力ハイウェイから入力されたパケットをタイムスロット毎に交互に振り分け出力する。変換部20では、振分部からの入力を切替接続し、XB-SW部のスイッチ22と23にそれぞれ振り分ける。スイッチ22、23では、スイッチを切り替えて、下りのHW-IFの変換部21に入力する。変換部21では、入力されたパケットを切替接続して多重部に入力する。多重部では、各出力ハイウェイ#0、#2へ出力すべきパケットを多重して出力する。

[0037]

図10に示すように、2回線2多重の場合のパケットスイッチでは、必要なスイッチは、2×2スイッチを2つ組み合わせたスイッチが2つのみであり、スイッチを4面用意した場合には、残りの2つのスイッチは必要が無いことになる。

[0038]

図11は、図10の動作を説明する図である。

入力ハイウェイ#0、#2からは、各タイムスロットA~Dに、出力ハイウェイ#0、#2に向けられたパケットが配置されて入力されている。振分部では、 これらのパケットをタイムスロット単位で交互に出力し、変換部20に入力して いる。変換部20では、タイムスロットAとCのパケットをスイッチ22に、タイムスロットBとDのパケットをスイッチ23に入力する。スイッチ22、23では、各タイムスロットのパケットを出力ハイウェイ毎にスイッチングして出力し、変換部21に入力する。

[0039]

変換部21では、受け取ったパケットをそのまま出力して、多重部に入力する。このようにして、各多重部には、出力ハイウェイ#0と#2へ向けたパケットが入力されるので、各多重部では、これらを多重して出力ハイウェイ#0と#2にパケットを出力する。

[0040]

図12は、本発明の実施形態におけるスイッチの増設処理の流れの原理図を示す図である。

XB-SWのオンライン増設時において、パケット導通中に変換部、XB-SWの動作を変更すると、パケットが目的のHWとは異なるHWに出力されるか、破棄されてしまう可能性がある。そこで、動作モード切替前に入力バッファ(前述の実施形態においては明示しなかったが、実際には、パケットの入力待ちなどを行うために設けられている)の読み出しを一旦停止し、変換部、XB-SW部のパケットが全て出力し終わった後、動作モードを変更し、入力バッファからパケットの出力を再開することで、これを回避することが出来る。一連の処理はスイッチ制御部が指示を行う。

[0041]

図13は、図12のスイッチ制御部の動作フローを示すフローチャートである

まず、スイッチ制御部は、XB-SWのオンライン増設の際には、ステップS1において、バッファ読み出し停止指示を出力する。これにより、バッファからは、パケットが出力されなくなる。次に、ステップS2において、XB-SW内のパケットの吐き出しが完了するまで待つ。これは、XB-SWの出力側で、所定時間待ってもパケットが出力されなくなることを検出することによって、パケットの吐き出し完了を確認することなどによって行う。XB-SWのパケットの

吐き出し完了が確認されると、ステップS3において、XB-SWを増設し、動作モードの切り替え、すなわち、新しいスイッチングの設定を行い、ステップS4において、バッファからのパケットの読み出し再開指示を出力する。これにより、オンラインのままでXB-SWを安全に増設することが出来る。

[0042]

図14は、XB-SWのオンライン増設時の処理の流れの別の原理図を示す図である。

動作モード切り替えにおいては、切り替え中入力バッファの読み出しを止める が、この間に到着したパケットはバッファに蓄えられる。そのためモード切替に より遅延が発生する。データトラフィックは遅延が多少あっても破棄が無いほう が好ましいが、例えば、電話のように破棄による多少のノイズよりは遅延の影響 の方が大きい場合もある。そこで、トラヒックの種類によって到着パケットを破 棄するかバッファに蓄えるかを選択することにより、これに対処する。パケット にトラフィック種別の識別子を付与しておき、この識別子に従い、切替中処理テ ーブルを参照する。切替中処理テーブルには、どの識別子のパケットは破棄し、 どの識別子のパケットは入力バッファに蓄えるかを登録した物である。例えば、 データトラフィックのパケットは、入力バッファに格納されるが、音声トラフィ ックのパケットの場合には破棄される。このように、切替中処理テーブルの参照 の結果に従い、パケットを破棄するか入力バッファに蓄えるかの処理を行う。こ こで、入力バッファもトラフィック種別毎にキューが分かれていれば、遅延しな いことを優先したいパケットは、遅延を起こさないことを優先しないためにバッ ファリングされるパケットが大量に入力バッファに存在するために動作モード切 替終了後に遅延が残ってしまうという影響を避けることが出来る。

[0043]

図15は、本発明の実施形態に従ったパケットスイッチの別の構成例を示す図 である。

パケットスイッチのXB-SW部の実装枚数を変更する場合、図6及び図7に示されるオフセット加算用とセレクタ選択用のレジスタを変更する必要がある。 これらはポート毎に存在するので、XB-SW部の実装枚数を変更する(増設す る)度に手入力で設定を行っていたのでは、大規模スイッチの場合、変更数が多く設定に時間がかかってしまう。これによりバッファ停止時間が長くなってしまい、品質劣化が大きくなる。これを避けるため、予めシステムで存在する実装枚数分だけレジスタを複数面用意する。各レジスタには実装枚数に応じた設定値を予め設定しておき、実装枚数に応じ、対応するレジスタを参照することにより、実装枚数時のレジスタ設定量を削減し、バッファ停止時間を短くすることが出来る。パケットスイッチの管理者は、実装枚数レジスタを設定することにより、オフセット加算部やセレクタに与えられるレジスタ値が変更されるので、多くのレジスタ値の変更を簡単な処理で済ませることが出来る。

[0044]

図16は、図15の構成例の変形構成を示した図である。

図15では、システムで存在する実装枚数が多い場合、レジスタ数が膨大になりハード規模に大きな影響を与える可能性がある。これを避けるため、レジスタを2面のみ用意する。片方を運用面、もう一方を書き換え面として使用し、実装枚数変更時は予め書き換え面を変更してからバッファ停止を行い、その後、動作モードの変更を行う。これにより、小さなハード規模でバッファ停止時間を短くすることが出来る。例えば、図16において、0面を現在使用している、すなわち、運用面であるとすると、1面に新たなレジスタ値を設定した後、必要な作業を行ってから、運用面指定レジスタの設定値を"1"に変更する。今度は、運用面が1面となり、0面が書き換え面となる。更に、書き換えが必要になる場合には、現在の書き換え面である0面に新しいレジスタ値を設定し、運用面指定レジスタ値を"0"とする。すると、0面が運用面となり、1面が書き換え面となる。このように、0面と1面を交互に使用することにより、ハード規模を大きくすることなく、XB-SW部の増設作業を迅速に行うことが出来るようになる。

[0045]

図17は、図16の実施形態における増設時処理の流れを示すフローチャート である。

まず、ステップS10において、書き換え面レジスタの更新を行う。次に、ステップS11において、バッファ読出停止指示を行い、ステップS12において

、XB-SW部からのパケットの吐き出し完了の待ち合わせを行う。そして、ステップS13において、運用面の切替指示をおこない、ステップS14において、入力バッファの読出再開指示を行う。

[0046]

以上により、オンライン増設可能なパケットスイッチが実現可能となる。

図18は、本発明の実施形態を実際の装置として組み立てる場合の実装例を示した図である。

[0047]

図18においては、各HWは、8面設けられている上り側バッファ(upward Buffer)のそれぞれに接続される。上り側バッファには、振り分け部(DIVで表されている)が設けられており、DIVにおいて、8本の回線に分岐される。これらは、全て、スイッチLSIに接続される。スイッチLSIには、8面のバッファからの8回線を全て収容するために入力ポートと出力ポートが64個ずつ設けられている。スイッチLSIでは、前述した実施形態のようなスイッチングが行われる。スイッチングされたパケットは、スイッチLSIの出力ポートから出力され、8面設けられている下り側バッファ(downward Buffer)のそれぞれに入力される。下り側バッファには、多重部(MRGで表されている)が設けられ、8本の回線から入力されるパケットを多重して、HWに出力する。

[0048]

図19は、図18のスイッチLSIを8面設けて、より大容量のパケットスイッチを構成した場合の構成例を示した図である。

図19においては、図18のスイッチLSIを8面並列に配置し、バッファ(BUF)からの8本ずつの回線をそれぞれのスイッチLSIに接続している。これにより、図18の場合に比べて、8倍の容量のパケットスイッチが構成できる。バッファにおけるパケットの振り分け方や、スイッチLSIにおけるスイッチングの仕方については、前述したとおりである。図19の場合には、上り側と下り側のバッファは、スイッチLSIが8面設けられたことに伴い、8×8=64面設けられる。前述したように、スイッチLSIには、入力及び出力ポートが64個ずつ設けられており、各上り側バッファから1本ずつの回線を、1つのスイ

ッチLSIの入力ポートに接続し、1つのスイッチLSIの出力ポートからの回線は、1本ずつ下り側バッファに接続している。

[0049]

図20は、図19のパケットスイッチの2倍の容量のパケットスイッチを構成する場合の構成例を示す図である。

図20の場合、上り側と下り側のバッファは、128面ずつ設けられている。これらバッファは、入力パケットを8面設けられる上り側変換部(U-CNV)に入力する。上り側変換部は、入力パケットをタイムスロットに従って、交互に切替接続し、2方路に分配する。上り側変換部は、8面からなる変換部を2セット組み合わせて1セットとし、これを32セット設けた構成となっている。上り側変換部で2方路に分けられたパケットは、それぞれ、上側スイッチLSI30と下側スイッチLSI31に分配される。そして、スイッチLSIは、上側スイッチLSI30と下側スイッチLSI31を1セットとして、8セット設けられている。

[0050]

下り側変換部(D-CNV)は、上り側変換部と同様の構成となっている。スイッチLSIから出力されたパケットは、下り側変換部において、切替接続され、下り側バッファににおいて多重されて、出力HWに出力される。

[0051]

図21は、スイッチシステムの2重化について説明する図である。

図21の2重化構成では、図18~図20のスイッチ構成の内、バッファ部とスイッチ部をまとめて切り替え単位とする。この切り替え単位は、現用系(ACT系)と予備系(SBY系)の2系統が設けられる。現用系用と予備系用とにそれぞれ設けられた拡張IFカード部に入力されたパケットは、コピーされて、現用系と予備系の切替部に入力され、それぞれ現用系と予備系のバッファ部+スイッチ部において、スイッチング処理が行われた後、再び、現用系と予備系の切替部にそれぞれ入力される。切替部は、現用系、予備系共に、受け取ったパケットのコピーを生成し、2つ設けられている拡張IFカード部に送信する。ここで、拡張IFカード部は、現用系から入力されたパケットのみを選択入力し、予備系

からのパケットは破棄する。そして、拡張 I Fカード部からは、現用系において スイッチングされたパケットのみが出力される。なお、図21の切替部は、現用 系と予備系を切り替えるために設けられているものである。

[0052]

図22は、バッファ部の2重化構成を説明する図である。

拡張IFカード部に入力されたパケットは、現用系(ACT系)と予備系(SBY系)の切替部でコピーされる。そして、このコピーされたパケットは、それぞれ、現用系のバッファカードと予備系のバッファカードに入力される。ここで、拡張IFカード部あるいは、バッファ部において、パケットが現用系のものか予備系のものかを判別する手段を設けておき、予備系バッファカードを介しては、パケットがスイッチ部に入力されないようにしておく。この場合、単に、予備系のバッファカードの出口を閉鎖しておくという方法を使用しても良い。

[0053]

このようにして、パケットはスイッチ部に入力される。スイッチ部では、パケットをスイッチングした後、パケットをデータコピーして、同じパケットを2つ作り、それぞれ、現用系と予備系のバッファカードに入力する。現用系バッファカードと予備系バッファカードから出力されたパケットは、拡張IFカード部の現用系と予備系の切替部にそれぞれ入力され、現用系バッファカードから送信されてきたパケットのみが出力される。

[0054]

図23は、スイッチ部のN+1重化構成の例を示す図である。

図23の構成では、スイッチ部に、現用系(ACT系)として、64×64スイッチLSIをN枚用意し、予備系(SBY系)として、64×64スイッチLSIを1枚用意する。バッファカードには、バッファの他に、変換部として動作するスイッチLSIを設け、スイッチ部にパケットを入力する側のスイッチLSIでは、現用系のスイッチLSIに入力されるパケットのいずれも切替によって予備系のスイッチLSIに入力可能なように構成する。また、スイッチ部からのパケットを受け取り、バッファに入力する側の変換部として動作するスイッチLSIでは、現用系のN枚のスイッチLSIからパケットを受け取ると共に、切替

によって、予備系のスイッチLSIからのパケットも出力可能となるように構成 する。

[0055]

図24は、スイッチ部の2重化構成の例を示す図である。

図24の構成では、スイッチ部に、全く同じ枚数で同じ構成のスイッチカードの組を現用系と予備系用に2系統設ける。バッファカードでは、変換部として動作するスイッチLSIにおいて、パケットをコピーし、現用系のスイッチカード群と予備系のスイッチカード群に入力する。スイッチ部からスイッチング後のパケットを受け取る、変換部として動作するスイッチLSIにおいては、両系からパケットを受け取った後、現用系のパケットのみを転送し、予備系のパケットを破棄する。現用系のスイッチカード群から転送されたパケットは、バッファを介して送出される。

[0056]

図25は、XB-SW部と変換部の両機能を実現する回路のブロック構成を説明する図である。

図25の冗長選択部(Redundant Selector部)は、N+1 冗長構成の現用系と予備系の切り替えを行うブロックであり、冗長入力(RDD)から受信したデータを必要に応じて現用系の出力と切り替える構成である。現用ビットフィルタリング部(ACT bit Filtering部)は、入力されるデータパケットのACTビットフィールドに、当該データパケットが現用系のものか否かを示す"1"が設定されているか否かを判別し、"1"が設定されていなかった場合には、そのデータパケットを破棄する機能を有するブロックである。マトリックススイッチ部(Matrix Switch部)は、以下の機能を持つ。

- ・データパケットのスイッチング機能:スイッチング機能は、パケットに付加されたTAGに基づいてスイッチングするモードと、タイムスロットの位置に従ってスイッチングするモードとを有する。
- ・入力回線番号付与(TAG値変換)機能:パケットに付加されたTAG値より、 宛先(出力回線)情報を抽出後、その値を入力回線番号に書き換える。
- ・オフセット値加算機能:基本スイッチング情報(宛先情報又はセレクト信号カ

ウンタ値(図6、7参照))に、予め設定したオフセット値を加算し、最終的なスイッチング情報を生成する。オフセット値の設定によりXB-SW部や変換部の機能を実現する。

・入力ポートスヌーピング機能 (SNIP機能):指定入力回線のデータを試験 用出力回線にコピーする。

[0057]

また、データコピー部(Data Copy部)は、入力したパケットのコピーを生成するブロックであり、入力データを設定に従って、複数のHWに出力する機能を有する。特に、APS (Automatic Protection Switching)機能をサポートするのに使用可能である。また、2回線の時多重や出力ポート毎にパケットの出力停止を行ったり、指定出力回線のデータを試験用出力回線にコピーしてSNOP機能(出力ポートスヌーピング機能)を提供する。冗長コピー部(Redundant Copy部)は、N+1冗長構成の現用/予備系の切り替え機能を提供する。すなわち、現用の入力データから1回線を選択して、冗長用出力(RDD)に出力するものである。

[0058]

図26は、本発明の実施形態のスイッチング方式を説明する図である。

まず、外部HWからバッファカード#0(バッファカードは全部で64枚あるとしている)に入力したパケットは、到着順にパケット単位で8列にスライス(分割)する(1)。図26の場合、シーケンス番号が0と8のパケットがスライス#0に、1と9がスライス#1にスライスされ、同様に、スライス#7までスライスが行われている。次に、スライス化された各パケット列を、互いに異なるスイッチLSIに転送する(2)。次に、スイッチLSIでは、通常のスイッチングを行い、宛先HWのバッファカードへ転送する(3)。そして、出力側のバッファカードで8スライスのパケット群を多重し、送出する(4)。

[0059]

図27は、図20の構成に対応する動作を説明する図である。

なお、図27においては、8つあるスライスの内の一つについてのみ記載して いる。 [0060]

まず、入力データをバッファ部でパケットスライス化し、スライス毎に異なる上り側変換部(U-CNV)へ転送する(1)。次に、各U-CNVにおいて、ライムスロットに従い出方路へパケットを分配する。すなわち、先到着(シーケンス番号 0)のパケットをスイッチLSI#0へ、後到着(シーケンス番号 8)のパケットをスイッチLSI#1へ転送する(2)。スイッチ部(SW部)では、各スイッチLSI#1へ転送する(2)。スイッチ部(SW部)では、各スイッチLSIにおいて、TAGに従いスイッチングをする。すなわち、宛先バッファを収容する下り側変換部(D-CNV)に接続された出方路から、パケットを転送する。このとき、各出力において、宛先番号が小さい方のパケットを先に転送する。3)。各D-CNVでは、タイムスロットに従い、出方路のパケットを分配する((2)と同様の処理)(4)。そして、出力側のバッファにおいて、8スライス化されたデータを多重し、シーケンス順に転送する(5)。

[0061]

ここで、SW部のスイッチLSIとU-CNV、D-CNVのスイッチLSIとは同じものであるが、動作モードが異なる。すなわち、SW部では、パケットをTAGに従ってスイッチングする。これに対し、U-CNV、D-CNVでは、2入力をタイムスロットに従って2方路に分配し、TAGの値は参照しない。

[0062]

図28は、スイッチ分割設定を行う場合の説明をする図である。

スイッチLSIは、縮小スイッチ(収容するHWが少ない場合の)構成時には、LSIのリソースを有効活用する目的で、1つのLSIを論理的に分割して複数の縮小スイッチとして動作する。この機能は、マトリックススイッチ部において、各入力ポートにオフセット値を設定することによって実現される。

[0063]

図28では、上り側バッファが#0~#15までの16個、下り側バッファも#0~#15までの16個設けられている。また、スイッチLSIは#0と#1の2個が設けられており、それぞれが4分割されている。オフセットの設定値は、ポート番号が#0~#15のポートに対しては"0"であり、ポート番号が#16~#31に対しては"16"であり、ポート番号が#32~#47に対して

は"32"であり、ポート番号が#48~#63に対しては"48"となる。

[0064]

このように設定することによって、スイッチLSI#0、#1をそれぞれ4つに分割し、それぞれを16×16のスイッチとして使用することが可能となる。オフセット値によって形成された分割スイッチの出力は、16個設けられている下り側バッファ#0~#15にそれぞれ入力され、多重された後、転送される。

[0065]

図29は、図28の動作を説明する図である。

各入力ポートで、入力されるパケットのヘッダのTAG値(宛先情報;基本スイッチング情報)に、予め設定されたオフセット値を加算し、その和(最終的なスイッチング情報)に従って、スイッチングを行う。各入力ポートに付与するオフセット値は、予め外部よりレジスタに設定することにより与える。

[0066]

図29においては、まず、オフセット値"0"の分割スイッチに入力される。パケットは、例えば、TAGが"15"の場合、TAGに"0"を加えた結果、ポート#15に転送される。また、TAGが"0"の場合には、TAGに"0"を加えた結果、ポート#0に転送される。また、ポート#0に転送されたパケットは、バッファ#0に転送される。同様に、ポート#15に転送されたパケットは、バッファ#15に転送される。

[0067]

オフセット値が"16"の分割スイッチに入力されるパケットの場合、TAGが"0"の場合には、TAGに"16"を加算した結果、ポート#16に転送され、TAGが"15"の場合には、TAGに"16"を加算した結果、ポート#31に転送され、TAGが"N"の場合には、TAGに"16"を加算した結果、ポート#(N+16)に転送される。そして、ポート#16に転送されたパケットは、バッファ#0に、ポート#31に転送されたパケットは、バッファ#15に、ポート#(N+16)に転送されたパケットは、バッファ#Nに転送される

[0068]

このように、パケットは、スイッチLSIにおいてスイッチングを受ける場合には、オフセット値が加算されたポートに出力されるが、出力するバッファは、 もともとのTAGの値が示しているバッファとなる。

[0069]

図30は、スイッチLSIのクロスコネクト機能を説明する図である。

図20の構成を適用する場合の変換部(U-CNV、D-CNV)に使用されるスイッチLSIのスイッチング動作は、基本スイッチング情報として、パケット中の宛先TAGの値を参照するのではなく、全ての入力ポートに対して共通に与えられるタイムスロットに従った値を参照する。従って、各タイムスロットのパケットを適切に分配するためには、基本スイッチング情報(今の場合、0に設定されている)に適切なオフセット値を加算するように構成する必要がある。そこで、各入力ポートで、基本スイッチング情報に、異なるオフセット値を加えてやることで、それぞれに固定的な出力ポートを指定する。これにより、入力ポートは、それぞれ異なる出力路を有することが可能となる。

[0070]

すなわち、図30に示されるように、U-CNV、D-CNVとして使用されるスイッチLSIは、パケットのTAGを基本スイッチング情報とはしておらず、どのポートも基本スイッチング情報は固定値(図30の場合、"0")に設定されている。従って、各ポートから入力するパケットを出力ポートに適切に分配するためにオフセット値を設定する。図30の設定方法では、ポート#0には、オフセット値として"36"が与えられているので、パケットは、ポート#36に切替接続される。同様に、ポート#1はポート#37に、ポート#36はポート#0に、ポート#37はポート#2に、ポート#38はポート#4に切替接続される。

[0071]

図31は、スヌーピング機能について説明する図である。

SNIP (Snooping of Incoming Port)機能は、指定回線から入力されるデータパケットを、試験用の回線にコピー出力する機能である。SNIP対象回線に対して、同数の試験用回線が必要である。また、試験用の回線には、通常の

出力回線が使用される。従って、SNIP機能を使用する場合、実質的なスイッチング容量は減少する。

[0072]

図31に示されるように、SNIP対象回線から入力されたパケットは、スイッチ部内で通常のスイッチング用パケットとスイッチイング対象外のパケットの2つのコピーされ、スイッチング対象外のパケットは、SNIP試験用回線に送信される。従って、入力側からSNIP試験用回線への方路は固定なので、この方路はスイッチングにしよう出来ないため、スイッチ部のスイッチング容量は減少するが、試験を行うためには必要な構成である。

[0073]

SNOP (Snooping of Outgoing Port)機能は、指定回線から出力されるデータパケットを、試験用の回線にコピー出力する。SNOP対象回線に対して、同数の試験用回線が必要である。また、試験用の回線には、通常の出力回線が使用される。従って、SNOP機能を使用する場合、実質的なスイッチング容量は減少する。

[0074]

図31に示されているように、SNOP対象回線へと出力されるパケットは、スイッチ部において、コピーされ、2つのパケットの内、1つがSNOP試験用回線に送信される。従って、入力側からパケットを入力してもSNOP試験用回線には、出力することが出来ないので、実質的なスイッチング容量を減少することになるが、スイッチ部の試験を行うためには必要な構成である。

[0075]

図32は、N+1冗長構成ACT/SBY切り替え機能を提供するための構成例を示す図である。

システムとしてスイッチカードのN+1冗長構成を適用する場合、スイッチ/バッファカード間のデータパケットフローをACT系からSBY系に切り替える機能が要求される。この切り替え機能をバッファカードに搭載されたスイッチLSIが提供する。図32に示すように、U/D-CNV8個に対して1つのセレクタ及びRDD入出力インターフェースを有し、それらはSBY系のスイッチに

接続される。なお、図32では、各U/D-CNVの入出力HW2つを1本にまとめて記してある。従って、実際には、RDD及びセレクタは各1ペア存在する

[0076]

図33は、図32のN+1系の切り替え手順を説明する図である。

図33においては、各U-CNV(変換部)からの出力データは、対応するRDDセレクタに常時コピーされ、セレクタに転送される。あるスイッチ(SW)で障害が検出された場合、障害アラームを受け取ったプロセッサは各RDDセレクタに選択信号を送信する。信号を受信したセレクタは、障害が発生したSWに接続されたU-CNVからのデータを選択し、SBY系のスイッチ(SW)に転送する。SBY系SWから出力されたデータは、RDDからセレクタに送信され、セレクタは、プロセッサからの選択信号により指定された出力ポートにデータを転送する。

[0077]

図34は、ACTビットフィルタリング機能を説明する図である。

システムとしてスイッチ部の2重化またはバッファ部の2重化構成を提供する場合、SBY系バッファカードまたはスイッチカードから入力されるデータを破棄する必要がある。

[0078]

図34に示されるように、ACT系及びSBY系のACTビットフィルタリング部では、ACT系及びSBY系のバッファカードから送信されてくるパケットのヘッダに格納されるACTビットを検出し、ACT系のバッファカードから送信されてくるパケットのみ、次段のD-CNVを含むバッファカードに送信する。また、D-CNVを含む次段のバッファカードにおいては、ACT系のACTビットフィルタリング部からのパケットのみを通過させ、他方のパケットは破棄する。

[0079]

以下に、XB-SW部と変換部の両機能を実現する回路をスイッチLSIとして実現した場合のXB-SW部として動作するSWモードについて説明する。

図35は、マトリックススイッチ部の論理構成を説明する図である。

[0080]

本実施形態では、2パケット同時処理の実現のため、スイッチ内部では1出力HWを2ポートに分離した64×128マトリックススイッチとする。入力ポートでは、到着順にパケットを64×128マトリックススイッチに転送するが、同期フレームを基準に2パケット単位を意識した処理となる。これは、入力パケットのTAG値に付与された128通りの宛先が、この2パケット単位で重複しないことが保証されるためである。なお、出力ポートはデータコピー部の2→1セレクタでHW多重される。また、バッファ部におけるフレーム組み立て機能をサポートするために、TAG値より宛先を抽出した後、TAGに入力回線番号を付与する。

[0081]

すなわち、図35においては、HW#0、#1、#63から入力された2パケットは、 64×128 マトリックススイッチによって切替接続され、それぞれポート#0、#1、#2 e、#2 e + 1、#1 2 6、#1 2 7に出力される。ポート#0と#1 からは、それぞれ同じ出力#10に出力されるべきパケットが出力され、データコピー部において多重されて、#10に出力される。同様に、ポート#2 e、#2 e + 1 から出力されたパケットは、データコピー部において多重され、#12 7 から出力されたパケットは、データコピー部において多重され、#13 に出力される。

[0082]

図36は、図35のマトリックススイッチ部のデータフローを説明する図である。

まず、各入力ポートにおいて、到着パケットをTAGに従ってスイッチイングし、該当する出力ポートへ出力する。このとき、抽出したTAGの値(宛先ポート番号)を参照して内部マトリックス状態を決定し、セルフスイッチングTAGに各入力回線番号を付与(TAG変換)する。ここで、TAG値より宛先ポート番号を抽出した後、入力回線番号に書き換える。1HWに2回線が多重されるので、同期フレームを基準に2つの回線番号を交互に付与する。(1、2)

図37は、マトリックススイッチ部回路構成を示す図である。

[0083]

図37において、TAG抽出ブロックは、入力されたデータパケットのTAG (宛先情報)を抽出する。宛先情報は、"基本スイッチング情報"としてSW/CNV-モードセレクタ(同じ構成のスイッチLSIをマトリックススイッチとして使用するか、変換部として使用するかを切り替えるセレクタ)を経由してオフセット加算部へ転送される。また、同時にTAG値の有効情報を1ビット転送する。

[0084]

HW多重設定レジスタは、HW多重方式適用/非適用(1つのハイウェイに2パケットを多重するか否か)の識別用に外部より設定される。このレジスタ値は、セレクタ信号カウンタ及びデータコピー部の2→1セレクタによって参照され、その動作を規定する。

[0085]

図38は、図37のセレクタ信号カウンタを説明する図である。

セレクタ信号カウンタは、入力回線番号付与(TAG変換)部の動作信号を供給する。

[0086]

図38に示されているように、内部カウンタ(1ビット)は、HW多重設定レジスタを参照して以下のように動作する。

- ・HW多重有り;カウント動作(High[1]とLow[0]の繰り返し)
- ・HW多重無し;カウント停止(常時Low [0])

なお、このカウント動作は、フレームパルスを基準にHighにセットされ、 スイッチLSI内部のパケット処理用クロックに同期する。

[0087]

セレクタ信号カウンタの出力は、以下の2つに分岐する。

- ・内部カウンタ値をそのままセレクタ信号カウンタ出力として出力する。入力回 線番号付与(TAG変換)部へ入力される。
- ・図38のカウント値変換部でカウント値をHigh[16]、Low[0]に

変換し、そこに、1ビットの有効情報 (Enable bit) を付加して出力する。これは、基本スイッチング情報として、SW/CNVモードセレクタに入力される

[0088]

したがって、図37のSW/CNVモードセレクタは、基本スイッチング情報を参照し、CNVモードの時は、前述のクロスコネクトとしての機能をマトリックススイッチに行わせ、SWモードの時は、TAG抽出ブロックを選択して、宛先TAG情報に従ったスイッチングをマトリックススイッチに行わせる。

[0089]

図39は、図37のオフセット加算部の説明をする図である。

オフセット加算部は、基本スイッチング情報に、予め設定されたオフセット値 を加算して最終的なスイッチング情報を生成し、マトリックススイッチに転送す る。オフセット加算部は、以下の機能を実現する。

- ・スイッチ分割機能; SWモード(スイッチLSIのマトリックススイッチをTAG情報に基づいてスイッチングさせるモード)
- ・クロスコネクト機能;CNVモード(スイッチLSIを変換部として機能させるモード)

オフセット加算部のオフセット設定レジスタには、予め [0~127] が7ビットコードで外部より設定される。デフォルト値は [0] である。加算器では、SW/CNVモードセレクタから受信した基本スイッチング情報に、オフセット設定レジスタの値を加えた結果を、スイッチング情報としてマトリックススイッチへ転送する。

[0090]

図40は、図37の入力回線番号付与部を説明する図である。

入力回線番号付与部は、入力される全てのパケットのTAGフィールドに、送信元(入力)回線番号を書き込む。

[0091]

TAG変換器は、以下の2つの信号を受信する。

TAG抽出ブロックからのデータパケット; (1)

- ・カウンタからの付与すべき入力回線番号の値(7ビット);(4)
- (1)から入力されたパケットのTAGフィールドを(4)から受信した値と 変換してマトリックススイッチへ転送する(3)。

[0092]

セレクタは、セレクタ信号カウンタからの信号(2)を、動作信号として Lowの時は、入力回線番号設定レジスターO(IHWLN-0)を選択する;(5) Highの時は、入力回線番号設定レジスター1(IHWLN-1)を選択する;(6)

選択されたレジスタの値は、そのままTAG変換器に転送される。; (4) (HW多重非適用(1つのHWに2パケットを多重しない)時は、(2)からの信号は常にLowなので、入力回線番号設定レジスター0が常時選択される)

入力回線番号設定レジスター0/1は、付与すべき入力回線番号が7ビットコードで外部より設定される。

[0093]

HW多重適用(1 HWに2パケットを多重する)時は、同一HWに多重される 2つの回線番号を、それぞれのレジスタに設定する。この場合、フレームパルス を基準として最初にHW上に多重される回線の番号をレジスター0に設定する。

[0094]

HW多重非適用時は、レジスターOのみが使用される。

図41は、図37のマトリックススイッチを説明する図である。

マトリックススイッチは、オフセット加算部から受信したスイッチング情報を、デコーダにより128ビットマップに展開し、その値を元にセレクタの状態を 決定し、入力回線番号付与部から受信する64個のポートからのデータパケット を128方路にスイッチングする。

[0095]

デコーダは、オフセット加算部より7ビットのスイッチング情報と1ビットの 有効情報を受信する。有効情報が「有効」の時は、スイッチング情報を128ビットマップにデコードして、各セレクト信号セレクタに転送する。有効情報が「 無効」のときは、ALLO(全てのビット値が0)を出力する。すなわち、該当 する入力回線番号付与部からのデータパケットはセレクタにより選択されないこ とになる。

[0096]

セレクト信号セレクタは、SNIP Enable情報が有効の時は、SNIP回線 を "セレクト信号"としてセレクタに送信する。SNIP Enable情報が無効の 時は、スイッチング信号をセレクト信号として出力する。

[0097]

ここで、スイッチング信号中に2ビット以上有効ビットが存在した場合には、 セレクト信号はALLOとして出力する。すなわち、出力回線競合のためセレク タを閉鎖し、データパケットを通過させない。

[0098]

このとき、破棄したパケット数をカウントする。このためのカウンタは、35ビットとし、最大値で停止する。また、TAGビットエラー状態フラグを保持する(IPパケットのヘッダに含まれる)。

[0099]

SNIPは、内部にSNIP設定レジスタ(7ビットコード)とSNIP Enable レジスタ(1ビット)を装備し、セレクト信号セレクタに対して、SNIP Enable 信号(1ビット)とSNIP回線信号(64ビットマップ)を出力する。

[0100]

SNIPの設定方法は、HW多重方式適用/非適用によって以下のように異なる。

HW多重非適用時:常にSNIP設定レジスタ値を出力

HW多重適用時:1HW上に2回線が多重されているので、SNIPの設定された回線が使用している該当のタイムスロットだけを、有効にしなくてはいけないため、以下のように動作する。

[0101]

SNIP設定レジスタの最下位bitoが

[0] の場合;フレームパルスを基準に偶数番のタイムスロットではSNIP設

定レジスタの上位6ビットをデコードした値を出力し、奇数番ではALLOを出力する。

[1] の場合;フレームパルスを基準に奇数番のタイムスロットでは、SNIP 設定レジスタの上位6ビットをデコードした値を出力し、偶数番ではALLOを 出力する。

[0102]

セレクタは、セレクト信号セレクタからの信号に従って、各入力回線番号付与 部から受信する64個のポートからのデータパケットの中から1つを選択して、 該当する出力ポートに出力する。有効なセレクト信号を受信しない場合は、AL LOを出力する。

[0103]

図42は、データコピー部の動作原理を説明する図である。

システムとしてバッファ部2重化構成およびAPSを提供するために、スイッチLSIは、データコピー転送機能が要求される。

[0104]

コピー機能設定時、ACT系に設定されたHWからの入力をSBY系へコピーする。この際、SBY系HWからはパケットが入力されない。または、ACTビットフィルタリングにより破棄される。コピー先の出力HWは、予め外部より設定される。また、コピー先の出力HWは任意に設定可能とする。また、本機能はSNOPにも利用される。

[0105]

更に、データコピー部では、マトリックススイッチ部で128回線に分離されたデータストリームを再び64本のHWに多重する機能を有する。

図43は、データコピー部の構成例を示す図である。

[0106]

図43において、データコピーセレクタは、コピー先設定レジスタの値に従って、各入力ポート(#0~#127)から受信するデータパケットの中から1つを選択してFIFOに出力する。

[0107]

コピー先設定レジスタ (DTCP) は、外部よりポート毎に7ビットコード (0~127) で設定される。デフォルト値は自ポート番号とする。コピー出力先ポートのレジスタに、コピー元のポート番号を設定することで、データコピーが実現される。また、レジスタの値を任意に設定できることから、クロスコネクト的な用途にも適用可能である。

[0108]

図44は、データコピーの動作概要を示した図である。

なお、図44においては、図示の簡略化のため、入力ポートは#0~#3としている。

[0109]

図44に示すように、ポート#0~#3から入力されたデータパケットは、全てのデータコピーセレクタに入力されるが、DTCPに設定された値によって、1ポートから来たパケットのみがFIFO#0~#3に転送される。

[0110]

図43に戻って説明する。

HW多重用カウンタは、FIFO及びHW多重セレクタの動作信号を供給する。カウント動作は、HW多重適用/非適用によって以下のように異なる。(HW多重の有無はHW多重設定レジスタを参照する)

HW多重あり;フレームパルスを基準にスイッチLSI内部のパケット時間毎に LowとHighを繰り返す。

HW多重なし;常時Lowを出力する。

[0111]

FIFOは、システムとして128×128スイッチングを提供する場合、HW多重方式を採用し、スイッチLSIの1端子に2回線を割当て、2パケット単位での処理を行うために設けられる。このために、データコピー部において出力2HWの自多重を行う2:1セレクタが必要となり、このセレクタの前段において待ち合わせ用に2パケット分のFIFOを配備する。1つのHW多重セレクタに対して、1対のFIFOが割り当てられる。

[0112]

FIFOの読み出しタイミングはHW多重用カウンタからの選択信号に従い、 収容されているポート番号の奇数/偶数によって下記のように動作が異なる。

偶数ポート;選択信号がLowでFIFOからデータを読み出し、HighでA LLOを出力する。

奇数ポート;選択信号HighでFIFOからデータを読み出し、LowでAL LOを出力する。

[0113]

以上により、HW多重方式有効時は2:1時多重セレクタに対して1組のFIFOから1パケット毎に交互にデータが読み出され、HW多重方式無効時は2:1時多重セレクタに対して常に同一のFIFOからのデータが読み出されることになる。

[0114]

HW多重セレクタは、HW多重方式適用時に2HWの時多重を行う。

この2:1セレクタはHW多重用カウンタからの信号により下記のように動作する。

セレクト信号Low;偶数ポートのFIFOからのデータを選択する。 セレクト信号High;奇数ポートのFIFOからのデータを選択する。

[0115]

HW多重方式適用時は、2ポートからの入力に対し交互にデータパケットが読み出され、HW多重方式非適用時は、常に偶数ポートを選択することになる。

セレクタEnable設定レジスタ(SELEN)は、異容量バッファカード混在及びスイッチカードのオンライン増設にあたり、データの出力を停止する必要がある。パケットデータ出力停止用として、64出力ポートのHW多重セレクタ毎にEnable設定レジスタ(1ビット)を装備する。セレクタ無効時にデータパケット出力停止となる。パケットデータ出力停止が設定された場合は、ALLOのデータを出力する。

[0116]

APS機能設定を行う場合には、データコピー部で行うべき処理は、アクティブ回線の有効パケットを非アクティブ回線へコピーすることである。制御系(不

図示)より、APS機能をとる非アクティブ回線のデータコピーセレクタに装備 してあるコピー先設定レジスタに、アクティブ回線の出力回線番号を設定するこ とによって実現される。

[0117]

SNOP機能設定を行う場合には、試験用ポートのデータコピーセレクタに装備してあるコピー先設定レジスタにSNOP機能対象の出力回線番号を設定する

[0118]

スイッチカードの増設にあたっては、データコピーセレクタのポート番号と出力回線の対応が変更される場合があるために、増設の際は、一度SNOP機能を停止させて、増設完了後にSNOP機能の再設定を行う。

[0119]

ACTビットフィルタリング部は、HWユーザパケットのうちACTパケット 以外のものを廃棄する。HWユーザパケットのACTフィールドを参照し、その 値が1以外のものをパケット単位で破棄する。ACTビットフィルタリングの実 施/停止は、外部より専用レジスタに設定される。また、ACTビットフィルタ リング設定時には、レジスタ設定により有効パケット数カウンタにおいてACT パケット数カウントを行う。

[0120]

なお、冗長コピー (Redundant Copy) 部及び冗長選択 (Redundant Selector) 部は、SWモードでは機能しないので説明を省略する。

以下に、XB-SW部と変換部の両機能を実現する回路をスイッチLSIとして実現した場合の、変換部として動作するU/D-CNVモード機能を説明する

[0121]

図45は、U/D-CNVの論理構成を説明する図である。また、図46は、 U/D-CNVのデータフローを説明する図である。

なお、これらの図では、マトリックススイッチ部を記載しているが、U-CN VとD-CNVでマトリックススイッチ部の動作は同じなので、区別せずに記載 している。

[0122]

スイッチLSIは、2入力HWインターフェースより入力されるパケットを、タイムスロットに従い2方路に分配する。このタイムスロットの基準点は所定時間毎に受信するフレームパルスである。1つのスイッチLSI内には、32個のU/D-CNVが論理的に収容される。また、処理は2パケット単位で行われるため、1個のU/D-CNV内部は1出力HWを2ポートに分離した2×4マトリックススイッチとする。従って、スイッチLSI内部の64×128マトリックススイッチは、論理的に2×4マトリックス×32個に分割される。

[0123]

図46に従って、動作を説明する。まず、各入力ポートから出力ポートへパケットを転送する(1)。次に、各入力ポートから、もう一方の出力である予め定められたポートへパケットを転送する(2)。このとき、フレームパルスを基準として、入力パケットを各出力HWに交互に分配する。そして、データコピー部において、各出力hwへ、番号の小さいポート番号のポートからパケットを出力すると共に、次処理パケットを(1)と同様に処理する(3)。また、データコピー部において、各出力HWへもう一方のポートよりパケットを出力すると共に、次処理パケットを(2)と同様に処理する(4)。

[0124]

ここで、U/D-CNVのマトリックススイッチ部の構成は、図37と同様であるので、図37を参照してU/D-CNVモード(CNVモード)について説明する。

[0125]

まず、TAG抽出部ブロックは、CNVモードでは使用されず、受信したデータパケットを、そのまま入力回線付与部に転送する。

HW多重設定レジスタは、前述のSWモードの時と同様に動作する。セレクタ信号カウンタは、SW/CNVモードセレクタを経由して、オフセット加算部に基本スイッチング情報を提供する。内部構成及び動作は、SWモードと同様である。

[0126]

SW/CNVモードセレクタは、基本スイッチング情報を参照して、データの選択を行う。セレクタの選択は、SWモードであるかCNVモードであるかに従い一意に規定される。CNVモードの時は、参照元としてセレクタ信号カウンタを選択する。従って、タイムスロットに従った1入力2方路への分配動作が実現される。

[0127]

オフセット加算部は、SWモードと同様である。入力回線番号付与(TAG変換)部は、CNVモードでは機能しない。従って、TAG抽出ブロックから受信したデータパケットを、そのままマトリックススイッチへ転送する。マトリックススイッチは、SWモードと同様であるが、CNVモードでは、SNIP設定は不可とする。従って、SNIP Enable レジスタ値は常に「無効」と設定される。

[0128]

データコピー部の動作は、SWモードと同様であるが、APS機能及びSNO P機能の設定は無効とする。

冗長コピー部では、N+1冗長構成ACT/SBY切り替え時に要求されるN+1コピー機能を提供する。この機能は、U-CNVとして機能するCNVモードのスイッチLSIのみにおいて動作する。

[0129]

図47は、冗長コピー部の構成を示す図である。

URDDセレクタは、出力HW#0~#7/8~15/・・・/48~55/56~63のそれぞれに対応し、計8個存在する。URDDセレクタは、対応する8つの入力ポートからデータパケットを受信し、その中から1つを選択して、RDD出力にデータを出力する。なお、Enable レジスタ値が「無効」のときはALL0を出力する。

[0130]

URDDセレクタEnableレジスタ (URDDEN:1ビット)は、RDD出力からのデータパケットの流出を強制的に停止させるために、各URDDセレクタ

に設けられる。

[0131]

スイッチカードのN+1切り替えに際し、制御系(不図示)より以下の情報が 送信される。

- (1) N+1切り替え情報イネーブル(1ビット);情報の有効性の確認(0:無効/1:有効)
- (2) SBY系スイッチカード選択指示(3ビット); SBY系スイッチカード と切り替えるACT系スイッチカードの番号を3ビットコード(0~7)で指定 する。

[0132]

(1)が有効である倍、各URDDセレクタは(2)の譲歩をセレクト信号として該当する入力ポートからのデータパケットを選択して出力する。このとき、URDDセレクタEnableレジスタにより無効設定されているセレクタは動作しない。

[0133]

また、N+1スイッチカードの選択状態を外部から監視できるように、以下のステイタスレジスタを装備する。

- ・障害スイッチカード番号表示(3ビット); SBY系カードと置き換えられているスイッチカード番号を3ビットコードで表示する。
- ・SBY系スイッチカード状態表示(1ビット); SBY系カードの状態を表示する。(0:SBY/1:ACT)

図48は、冗長選択部の回路構成を示す図である。

[0134]

[0135]

DRDDセレクタは、入力HW#0~7/8~15/・・・/48~55/56~63毎に設けられる。各ブロックには、それぞれRDD入力(#0~7)が

接続されており、選択信号に従って8つのHWから受信するデータの中から1つ を選択して、RDD入力からのデータと置換する。

[0136]

図49は、DRDDセレクタの内部構成を示す図である。

ブロック内部には、入力HW毎に2→1セレクタを有する。各セレクタは、該当する入力HW及びRDD入力からデータを受信し、選択信号に従って選択したデータを出力ポートに出力する。Enableレジスタ(DRDDEN;1ビット)は、選択信号に従ってセレクタ動作を強制的に停止するために装備される。

[0137]

DRDDEN=0;選択信号によらず、常時HWを選択する。(RDDは選択されない)

DRDDEN=1;以下のN+1切り替え処理に従って動作する。

[0138]

スイッチカードのN+1系切り替えに際し、制御系(不図示)より以下の情報が送信される。

- (1) N+1切り替え情報イネーブル(1ビット);情報の有効性の確認を行う(0:無効/1:有効)
- (2) SBY系スイッチカード選択指示(3ビット); SBY系スイッチカード と切り替えるACT系スイッチカードの番号を3ビットコード(0~7)で指定 する。
- (3)スイッチカード切り替え方向指示(0:ACT系→SBY系/1:SBY系→ACT系);(2)での指定のスイッチカードとSBY系スイッチカードの 運用系切り替え方向の指示を行う。

[0139]

- (1)の情報が有効である場合、各DRDDセレクタブロックで、(2)で指定された該当する $2 \rightarrow 1$ セレクタが動作対象となり、
- (3)の情報が、
- "0"の場合、RDD入力から受信するデータを、
- "1"の場合、該当する入力HWから受信するデータを、

選択して出力する。

[0140]

このとき、DRDDレジスタにより無効設定されているDRDDセレクタは、 動作しない。

また、ACTビットフィルタリング部は、SWモードと同様に動作する。

[0141]

図50は、XB-SW部と変換部の両機能を実現する回路をスイッチLSIと して実現した場合の、スイッチ容量変更を許容するスイッチシステム構成を説明 する図である。

[0142]

本実施形態のシステムでは、スイッチ容量に応じた4種類のスイッチカード構成と、収容回線数に応じた4種類のバッファカードが記載されている。

また、全種のバッファカードにCNVモードのスイッチLSIが搭載される。 これは、スイッチカード構成変更(スイッチカード増減設)を提供するにあたり 、バッファLSIとスイッチカードの間に生じるデータコネクションの差分を、 CNVモードのクロスコネクト機能で吸収するためである。

[0143]

図50(a)にスイッチカード構成、図50(b)にバッファカード種別を示す。

本実施形態のシステムでは、これらのスイッチカード構成とバッファカードの全ての組み合わせが許容されるわけではない。この規制は、本システムで採用するスケジューリング方式によるものである。

[0144]

図50(c)にスイッチカード構成により許容されるバッファカードの対応を示す。

以上のような、スイッチカード増減設および同一システム内での異種バッファカード混載を提供するにあたり要求される、カード間接続及び設定が必要となる各レジスタの設定値について以下に記述する。(ただし、主信号系のみ)

以下では、同一システム内で異種バッファカードの混載を許容するために要求

される、主信号系バッファCNVスイッチ間のLSI外部端子接続法を、各種バッファカード毎に記す。

[0145]

図51及び図52は、160Gバッファカードの接続のイメージ図であって、 図53~図55の表4にCNV外部端子接続構成を示す。なお、CNVにおける 外部端子の接続構成は入出力で共通である。

[0146]

なお、図53~図55の表は、CNV#0/#1共通に示す。また、[]内の値がCNV#1に対応する。([]のない項はCNV#0/#1で共通である)図56~図58は、80Gバッファカードの接続イメージを示す図であり、図59~図63は、CNV外部端子接続構成を示す図である。

[0147]

なお、CNVにおける外部端子の接続構成は入出力で異なる。従って、上記図では、接続線の矢印の方向で区別する。

また、図59~図63では、CNVの外部接続端子接続構成については、

- ・CNV#0の入力とCNV#1の出力が共通
- ・CNV#0の出力とCNV#1の入力が共通

なので、前者を表5に、後者を表6に示す。

[0148]

図64~図66は、40Gバッファカードの接続イメージ図を、図67~図69にCNV外部端子接続構成を示す。

なお、CNVにおける外部端子の接続構成は入出力で共通である。外部端子の接続構成を図67~図69の表7に示す。

[0149]

図70~図72は、20Gバッファカードの接続イメージ図を、図73~図75の表8にCNV外部端子接続構成を示す。なお、CNVにおける外部端子の接続構成は入出力で共通である。

[0150]

異種バッファカード混載及びスイッチカード増減設にあたって、以下のレジス

タいついて設定の変更が必要になる。

- ・オフセット設定レジスタ(OFST)
- ・HW多重設定レジスタ (HWMUX)
- ・入力回線番号設定レジスタ0/1 (IHWLN0/1)
- ・セレクタEnable設定レジスタ(SELEN)
- ・コピー先設定レジスタ(DTCP)
- ・URDDセレクタEnableレジスタ(UDRREN)
- ・DRDDセレクタEnableレジスタ (DRDDEN)

以下に、それぞれのレジスタ設定値について記す。

オフセット設定レジスタ

搭載されるカードの種別及びスイッチカード構成により異なる設定が必要となる。以下にカード別に設定値を示す。

[0151]

本設定において、スイッチカード構成別のスイッチ分割は以下のようになる。 スイッチカード構成

- ・8枚(2.56Tビット);スイッチ分割無し
- 4枚(1.28Tビット);スイッチ分割無し
- ・2枚(640Gビット);スイッチ2分割:ポート番号=4n、4n+1(OFST[0])

ポート番号=4n+2、4n+3 (OFST [2])

・1枚(320Gビット);スイッチ4分割:ポート番号4n(OFST [0])

ポート番号4 n+1 (OFST [1])

ポート番号4 n + 2 (OFST [2])

ポート番号4n+3 (OFST [3])

図76は、オフセット設定レジスタの設定値を示すテーブルである。

[0152]

オフセット設定レジスタの設定値を表9に示す。

同じく、160Gバッファカード、80Gバッファカード、40Gバッファカ

ード、20Gバッファカードの場合のオフセット設定レジスタ値を図77~図8 1の表10~表14にそれぞれ示す。

[0153]

HW多重設定レジスタは、搭載カード種別及び機能モード (SWモードかCN Vモードか)によらず、共通の設定となる。

スイッチカード構成 8枚(2.56 Tビット); [1]を設定。

それ以外の構成; [0]を設定。

[0154]

入力回線番号設定レジスタ0/1

このレジスタは、スイッチカードに搭載されたスイッチLSI(SWモード) にのみ設定が必要となる(CNVモードの場合には設定は不要)。

[0155]

設定は、以下に従う。

- ・入力回線番号設定レジスタ 0 ポート番号の値を [N] とすると、設定値は、図 8 2 のようになる。
- ・入力回線番号設定レジスタ1

HW多重レジスタ=1;入力回線番号設定レジスタ0に1を加えた値を設定 HW多重レジスタ=0;設定不要

セレクタEnable設定レジスタ

搭載されるカードの種別及びスイッチカード構成により異なる設定が必要となる。

[0156]

スイッチカードは、常にALL1を設定する。

160Gバッファカード搭載の場合のセレクタEnable設定レジスタの設定値は、図83の表15のようになる。

[0157]

以下同様に、80 G バッファカードの場合、40 G バッファカードの場合、20 G バッファカードの場合のセレクタ Enable 設定レジスタ値は、図84 ~ 図87 の表16 ~ 19 のそれぞれに示されている。

[0158]

コピー先設定レジスタは、

- ・ CN Vモードの時;デフォルト値(設定無し)
- ・SWモードの時;HW多重方式の有無によって、以下のような設定が必要となる。

[0159]

- ・HW多重レジスタ=1の時、デフォルト値
- ・HW多重レジスタ=0の時、以下に従う。

ポート番号=8nまたは8n+1;設定値[8n]

ポート番号=8n+2または8n+3; 設定値 [8n+1]

ポート番号=8n+4または8n+5;設定値[8n+2]

ポート番号=8n+6または8n+7;設定値[8n+3]

 $(n = 0 \sim 1.6)$

また、URDDセレクタとDRDDセレクタEnableレジスタの設定は共通である。

[0160]

すなわち、

- SWモード;常にALL1を設定。
- ・CNVモード;搭載されるバッファカードの種別によって図88、図89の 表に示されるような設定となる。

[0161]

更に、XB-SW部と変換部の両機能を実現する回路をスイッチLSIとして 実現した場合の、スイッチカードオンライン増設機能について説明する。

スイッチカード構成が変更される場合、前述した各種レジスタの設定値を変更 する必要がある。更に、オンラインでスイッチカードの増設を行う場合には、こ の設定値の変更を瞬時に行うことが要求される。従って、これらの設定をハード 的に行う「オンライン増設設定部」を装備して、スイッチカードのオンライン増 設に対応する。

[0162]

オンライン増設設定部は以下のブロックからなる。

・枚数レジスタ

外部から与えられる、変更スイッチカード枚数信号 (3ビットコード) を保持 する。

・OFST設定変更ブロック

内部にOFST参照用のレジスタ4セットを装備し、それらには前述のカード 種別に該当するレジスタ値が予め設定されている。

[0163]

オンライン増設の際は、枚数レジスタの値に従って、4つの中から1つを選択して、OFSTの値を変更する。

IHWLN設定変更ブロック

オンライン増設にあたって、枚数レジスタの値を参照し、前述のIHWLN設 定値の計算を行い、IHWLNの値を変更する。

・DTCP設定変更ブロック

内部に、DTCP参照用のレジスタを2セット装備し、それらには前述のカード種別に該当するレジスタ値が予め設定されている。

[0164]

オンライン増設の際は、枚数レジスタの値に従って2つの中から1つを選択して、DTCPの値を変更する。

SELEN設定変更ブロック

内部に、SELEN参照用のレジスタを4セット装備し、それらには前述のカード種別に該当するレジスタ値が予め設定されている。

[0165]

オンライン増設の際は、枚数レジスタの値に従って4つの中から1つを選択して、SELENの値を変更する。

RDDEN設定変更ブロック

内部に、U/DRDDEN共通の参照用レジスタを4セット装備し、それらに は前述のカード種別に該当するレジスタ値が予め設定されている。

[0166]

オンライン増設の際は、枚数レジスタの値に従って、4つの中から1つを選択して、URDDEN及びDRDDENの値を変更する。

<付記>

(付記1) パケットをスイッチングするパケットスイッチ装置において、

入力したパケットを、パケットを単位として到着順にシーケンシャルに複数の パスに振り分ける振り分け手段と、

該振り分け手段から該複数のパスを介して入力されるパケットをスイッチング して、出力するスイッチ手段と、

該スイッチ手段から出力されたパケットを、該振り分け手段のパケットの振り 分け処理の逆処理を行うことによって多重する多重手段と、

を備えることを特徴とするパケットスイッチ装置。

(付記2)前記振り分け手段は、複数の入力ハイウェイのパケットに固定順序のタイムスロットを割り当てることによって、複数のパケットを同一パス上に多重し、

前記スイッチ手段は、該同一パス上の複数のパケットを入力ハイウェイ毎に分離してからスイッチングを行い、

該多重手段は、複数出力ハイウェイのパケットを同一パス上に多重することを 特徴とする付記1に記載のパケットスイッチ装置。

(付記3)前記スイッチ手段は、少なくとも1つ設けられ、該スイッチ手段の実装数に応じて、各スイッチ手段を論理的に複数のスイッチ手段に分割して、パケットのスイッチングを行うことを特徴とする付記1に記載のパケットスイッチ装置。

(付記4)前記振り分け手段、スイッチ手段、及び多重手段は、複数回線毎に用意され、

異なる収容回線数の該振り分け手段及び該多重手段が実装される場合、該スイッチ手段の多重数、論理的な分割数、実装数を収容回線が最大の該振り分け手段及び該多重手段が必要とする数に合致させて、収容回線数の異なる該振り分け手段及び該多重手段を実装可能とすることを特徴とする付記1に記載のパケットスイッチ装置。

(付記5) 前記振り分け手段、スイッチ手段、及び多重手段は、

入力するパケットが有する出力方路を示すTAGに対し、入力ハイウェイ毎に 異なる規定値を加算するオフセット加算手段と、

オフセット加算後のTAGに従って、対応するスイッチングポートに出力する スイッチング手段と、

スイッチングポートを任意のハイウェイに対応付けるセレクト手段と、

複数のハイウェイを一つの出力ポートに多重するハイウェイ多重手段と からなることを特徴とする付記1に記載のパケットスイッチ装置。

(付記6)前記パケットスイッチ装置は、パケットの入力側にパケットを一時的 に格納する入力バッファ手段を備え、

前記スイッチ手段の増設時には、一旦入力バッファ手段のパケット出力を停止 した後、前記振り分け手段、前記多重手段、及び前記スイッチ手段の増設、該振 り分け手段、該多重手段、及び該スイッチ手段の動作の変更を行い、その後、入 力バッファ手段のパケット出力を再開することにより、オンラインでスイッチ手 段の増設が可能であることを特徴とする付記1に記載のパケットスイッチ装置。

(付記7)前記入力バッファのパケット出力を停止している間に到着するパケットの特性により、該入力バッファ手段にバッファリングするか破棄するかを選択可能とすることを特徴とする付記6に記載のパケットスイッチ装置。

(付記8)前記振り分け手段、前記多重手段、及び前記スイッチ手段は、パケットの出力方路を設定するためのレジスタ手段を備え、

該レジスタ手段は、使用する可能性のある値を保持した複数のレジスタからなることを特徴とする付記6に記載のパケットスイッチ装置。

(付記9)前記振り分け手段、前記多重手段、及び前記スイッチ手段は、パケットの出力方路を設定するためのレジスタ手段を備え、

前記レジスタ手段は、現在使用している値を保持する第1のレジスタと、動作の 変更後に使用する値を設定するための第2のレジスタからなることを特徴とする 付記6に記載のパケットスイッチ装置。

(付記10)パケット単位でスイッチングを行うパケットスイッチ装置における スイッチであって、

4 6

入力するパケットが有する出力方路を示すTAGに対し、入力ハイウェイ毎に 異なる規定値を加算するオフセット加算手段と、

オフセット加算後のTAGに従って、対応するスイッチングポートに出力する スイッチング手段と、

スイッチングポートを任意のハイウェイに対応付けるセレクト手段と、

複数のハイウェイを一つの出力ポートに多重するハイウェイ多重手段と からなることを特徴とするスイッチ。

(付記11) パケットをスイッチングするパケットスイッチイング方法において

入力したパケットを、パケットを単位として到着順にシーケンシャルに複数の パスに振り分ける振り分けステップと、

該振り分けステップによって該複数のパスを介して入力されるパケットをスイッチングして、出力するスイッチステップと、

該スイッチステップによって出力されたパケットを、該振り分けステップのパケットの振り分け処理の逆処理を行うことによって多重する多重ステップと、 を備えることを特徴とするパケットスイッチイング方法。

(付記12)前記振り分けステップは、複数の入力ハイウェイのパケットに固定順序のタイムスロットを割り当てることによって、複数のパケットを同一パス上に多重し、

前記スイッチステップは、該同一パス上の複数のパケットを入力ハイウェイ毎 に分離してからスイッチングを行い、

該多重ステップは、複数出力ハイウェイのパケットを同一パス上に多重することを特徴とする付記11に記載のパケットスイッチイング方法。

(付記13)前記振り分けステップ、スイッチステップ、及び多重ステップは、

入力するパケットが有する出力方路を示すTAGに対し、入力ハイウェイ毎に 異なる規定値を加算するオフセット加算ステップと、

オフセット加算後のTAGに従って、対応するスイッチングポートに出力する スイッチングステップと、

スイッチングポートを任意のハイウェイに対応付けるセレクトステップと、

複数のハイウェイを一つの出力ポートに多重するハイウェイ多重ステップと からなることを特徴とする付記11に記載のパケットスイッチイング方法。

(付記14)前記振り分けステップにおいてパケットを処理する前に、パケットを一旦格納する入力バッファステップを備えることを特徴とする付記11に記載のパケットスイッチング方法。

(付記15)前記入力バッファステップにおけるパケットの出力を停止した後、前記振り分けステップ、スイッチステップ、及び多重ステップに使用する装置の増設を行い、増設が完了した後に該入力バッファステップにおけるパケットの出力を再開することを特徴とする付記14に記載のパケットスイッチイング方法。

(付記16)前記入力バッファステップのパケット出力を停止している間に到着するパケットの特性により、該入力バッファステップにバッファリングするか破棄するかを選択可能とすることを特徴とする付記15に記載のパケットスイッチイング方法。

(付記17)パケット単位でスイッチングを行うパケットスイッチ装置における スイッチイング方法であって、

入力するパケットが有する出力方路を示すTAGに対し、入力ハイウェイ毎に 異なる規定値を加算するオフセット加算ステップと、

オフセット加算後のTAGに従って、対応するスイッチングポートに出力する スイッチングステップと、

スイッチングポートを任意のハイウェイに対応付けるセレクトステップと、

複数のハイウェイを一つの出力ポートに多重するハイウェイ多重ステップと からなることを特徴とするスイッチイング方法。

[0167]

【発明の効果】

本発明によれば、大規模パケットスイッチにおいて、増設時にハードウェアの 増加を減少しつつ、処理のオーバヘッドも防ぐことの出来るパケットスイッチ装 置を提供することが出来る。

【図面の簡単な説明】

【図1】

本発明の第1の実施形態の原理を示す図である。

【図2】

本発明の第2の実施形態の原理を示す図である。

【図3】

本発明の第3の実施形態の原理を示す図である。

【図4】

本発明の第4の実施形態の原理図を示す図(その1)である。

【図5】

本発明の第4の実施形態の原理図を示す図(その2)である。

【図6】

WB-SW部あるいは変換部として動作する回路のブロック構成を示す図である。

【図7】

図6の回路の別の構成例を示す図である。

【図8】

スイッチ4面で、4回線を収容する場合の構成例を示した図である。

【図9】

図8の構成における動作例を示す図である。

【図10】

スイッチ4面で、2回線を収容する場合の構成例を示した図である。

【図11】

図10の動作を説明する図である。

【図12】

本発明の実施形態におけるスイッチの増設処理の流れの原理図を示す図である

【図13】

図12のスイッチ制御部の動作フローを示すフローチャートである。

【図14】

XB-SWのオンライン増設時の処理の流れの別の原理図を示す図である。

【図15】

本発明の実施形態に従ったパケットスイッチの別の構成例を示す図である。

【図16】

図15の構成例の変形構成を示した図である。

【図17】

図16の実施形態における増設時処理の流れを示すフローチャートである。

【図18】

本発明の実施形態を実際の装置として組み立てる場合の実装例を示した図である。

【図19】

図18のスイッチLSIを8面設けて、より大容量のパケットスイッチを構成 した場合の構成例を示した図である。

【図20】

図19のパケットスイッチの2倍の容量のパケットスイッチを構成する場合の構成例を示す図である。

【図21】

スイッチシステムの2重化について説明する図である。

【図22】

バッファ部の2重化構成を説明する図である。

【図23】

スイッチ部のN+1重化構成の例を示す図である。

【図24】

スイッチ部の2重化構成の例を示す図である。

【図25】

XB-SW部と変換部の両機能を実現する回路のブロック構成を説明する図である。

【図26】

本発明の実施形態のスイッチング方式を説明する図である。

【図27】

図20の構成に対応する動作を説明する図である。

【図28】

スイッチ分割設定を行う場合の説明をする図である。

【図29】

図28の動作を説明する図である。

【図30】

スイッチLSIのクロスコネクト機能を説明する図である。

【図31】

スヌーピング機能について説明する図である。

【図32】

N+1冗長構成ACT/SBY切り替え機能を提供するための構成例を示す図である。

【図33】

図32のN+1系の切り替え手順を説明する図である。

【図34】

ACTビットフィルタリング機能を説明する図である。

【図35】

マトリックススイッチ部の論理構成を説明する図である。

【図36】

図35のマトリックススイッチ部のデータフローを説明する図である。

【図37】

マトリックススイッチ部回路構成を示す図である。

【図38】

図37のセレクタ信号カウンタを説明する図である。

【図39】

図37のオフセット加算部の説明をする図である。

【図40】

図37の入力回線番号付与部を説明する図である。

【図41】

図37のマトリックススイッチを説明する図である。

【図42】

データコピー部の動作原理を説明する図である。

【図43】

データコピー部の構成例を示す図である。

【図44】

データコピーの動作概要を示した図である。

【図45】

U/D-CNVの論理構成を説明する図である。

【図46】

U/D-CNVのデータフローを説明する図である。

【図47】

冗長コピー部の構成を示す図である。

【図48】

冗長選択部の回路構成を示す図である。

【図49】

DRDDセレクタの内部構成を示す図である。

【図50】

XB-SW部と変換部の両機能を実現する回路をスイッチLSIとして実現した場合の、スイッチ容量変更を許容するスイッチシステム構成を説明する図である。

【図51】

160Gバッファカードの接続のイメージ図(その1)である。

【図52】

160Gバッファカードの接続のイメージ図(その2)である。

【図53】

図51、52の場合のCNV外部端子接続構成を示す図(その1)である。

【図54】

図51、52の場合のCNV外部端子接続構成を示す図(その2)である。

【図55】

図51、52の場合のCNV外部端子接続構成を示す図(その3)である。 【図56】

- 80Gバッファカードの接続イメージを示す図(その1)である。 【図57】
- 80Gバッファカードの接続イメージを示す図(その2)である。 【図58】
- 80Gバッファカードの接続イメージを示す図(その3)である。 【図59】
- 図56~図58の場合のCNV外部端子接続構成を示す図(その1)である。 【図60】
- 図56~図58の場合のCNV外部端子接続構成を示す図(その2)である。 【図61】
- 図56~図58の場合のCNV外部端子接続構成を示す図(その3)である。 【図62】
- 図56~図58の場合のCNV外部端子接続構成を示す図(その4)である。 【図63】
- 図56~図58の場合のCNV外部端子接続構成を示す図(その5)である。 【図64】
- 40Gバッファカードの接続イメージ図(その1)である。 【図65】
- 40Gバッファカードの接続イメージ図(その2)である。 【図66】
- 40Gバッファカードの接続イメージ図(その3)である。 【図67】
- 図64~図66の場合のCNV外部端子接続構成を示す図(その1)である。 【図68】
- 図64~図66の場合のCNV外部端子接続構成を示す図(その2)である。 【図69】

- 図64~図66の場合のCNV外部端子接続構成を示す図(その3)である。 【図70】
- 20Gバッファカードの接続イメージ図(その1)である。【図71】
- 20Gバッファカードの接続イメージ図(その2)である。【図72】
- 20Gバッファカードの接続イメージ図(その3)である。 【図73】
- 図70~図72の場合のCNV外部端子接続構成を示す図(その1)である。 【図74】
- 図70~図72の場合のCNV外部端子接続構成を示す図(その2)である。 【図75】
- 図70~図72の場合のCNV外部端子接続構成を示す図(その3)である。 【図76】
- オフセット設定レジスタの設定値を示すテーブル(その1)である。 【図77】
- オフセット設定レジスタの設定値を示すテーブル(その2)である。 【図78】
- オフセット設定レジスタの設定値を示すテーブル(その3)である。 【図79】
- オフセット設定レジスタの設定値を示すテーブル(その4)である。 【図80】
- オフセット設定レジスタの設定値を示すテーブル(その5)である。 【図81】
- オフセット設定レジスタの設定値を示すテーブル(その 6)である。 【図 8 2 】
- 入力回線番号設定レジスタ0/1の設定値を示すテーブルである。 【図83】
- セレクタEnable設定レジスタの設定値を示すテーブル(その1)である。

【図84】

セレクタEnable設定レジスタの設定値を示すテーブル(その2)である。

【図85】

セレクタEnable設定レジスタの設定値を示すテーブル(その3)である。

【図86】

セレクタEnable設定レジスタの設定値を示すテーブル(その4)である。

【図87】

セレクタEnable設定レジスタの設定値を示すテーブル(その5)である。

【図88】

URDDセレクタとDRDDセレクタEnableレジスタの設定値を示すテーブル (その1) である。

【図89】

URDDセレクタとDRDDセレクタEnableレジスタの設定値を示すテーブル (その2) である。

【図90】

従来の入力バッファスイッチの構成例を示す図である。

【図91】

従来のクロスバースイッチの拡張方法であり、マトリクス状に多段にスイッチ を接続して拡張する方法を示した図である。

【図92】

同一HWをビットスライス化し、スイッチをパラレルに配置する従来の増設方法を示した図である。

【図93】

ビットスライス方式におけるデータへのタグの付与の例を示した図である。

【符号の説明】

10~13 4×4スイッチ


15、16、20、21 変換部

22,23 2×2 3


【書類名】 図面

【図1】

本発明の第1の実施形態の原理を示す図




【図2】




【図3】


本発明の第3の実施形態の原理を示す図



【図4】




【図5】




【図6】

WB-SW部あるいは変換部として 動作する回路のプロック構成を示す図




【図7】

図6の回路の別の構成例を示す図




【図8】

ス小チ4面で、4回線を収容する場合の構成例标は図




【図9】

図8の構成における動作例を示す図




【図10】

ス似チ4面で、2回線を収容する場合の構成例を示した図




【図11】

10の動作を説明する図




【図12】

本発明の実施形態における ス似チの増設処理の流れの原理図を示す図




【図13】

図12のスイッチ制御部の動作フロ-を示す フローチャート




【図14】

XB-SWのオンライン増設時の処理の 流れの別の原理図を示す図




【図15】

本発明の実施形態に従った パケットスイッチの別の構成例を示す図




【図16】

図15の構成例の変形構成を示した図




【図17】

図16の実施形態における 増設時処理の流れを示すフローチャート




【図18】

本発明の実施形態を実際の装置として 組み立てる場合の実装例を示した図




【図19】

図18のスイッチLSIも 8面設けてより大容量の パケットスイッチを構成した場合の構成例を示した図




【図20】

図19のパケットスイッチの 2倍の容量の パケットスイッチを構成する場合の構成例を 示した図




【図21】

スイッチシステムの2重化について説明する図




【図22】

バッファ部の2重化構成を説明する図




【図23】

スイッチ部の N+1重化構成の例を示す図




【図24】

ス似チ部の 2重化構成の例を示す図




【図25】

XB-SW部と変換部の両機能を 実現する回路のブロック構成を説明な図




【図26】

本発明の実施形態の スイッチング方式を説明する図




【図27】

図20の構成に対応する動作を説明する図




【図28】

スイッチ分割設定を行う場合の説明をお図




【図29】

■28の動作を説明する図




【図30】

スイッチLSIのクロスコネクト機能を 説明する図




【図31】

スヌ-ピング機能について説明する図




【図32】

N+1冗長構成 ACT/SBY 切り替え機能を 提供するための構成例を示す図




【図33】

■32のN+1系の切り替え手順を説明する図




【図34】

ACTビットフィルタリング機能を説明する図




【図35】

マトリックススイッチ部の論理構成を説明する図




【図36】

図35のマトリックススイッチ部のデータフローを説明する図




【図37】

マトリックススイッチ部回路構成を示す図




【図38】

図37のセレクタ信号カウンタを説明する図




【図39】

四37のオフセット加算部の説明をする図




【図40】

四37の入力回線番号付与部を説明する図




【図41】

図37のマトリックススイッチを説明する図




【図42】

デタコヒー部の動作原理を説明する図




【図43】

データコピー部の構成例を示す図




【図44】

デタコピーの動作概要を示した図




【図45】

U/D-CNVの論理構成を説明する図




【図46】

U/D- CNVのデ-タフローを説明する図




【図47】

冗長コピー部の構成を示す図




【図48】

冗長選択部の回路構成を示す図



【図49】

DRDDセレクタの内部構成を示す図



【図50】

XB-SW部と変換部の両機能を実現する回路を スイッチLSIとして実現した場合の、スイッチ容量変更を 許容するスイッチシステム構成を説明する図

スイッチ容量による SW-Card 構成

スイッチ最大容量(bpa)	SW-Card 枚数(冗長系は除く)	
2.56T	8	
1.28T	4	
640G	2	
320G	1	<u> </u>

(a)

表 2 Buffer-Card 種別

Buffer Card 容量(bps)	収容回線数	TRSW-LSI(CNV-mode)搭载数
160G	8	2
80G	4	2
40G	2	1
20G	1	1

(b)

SW-Card 構成と許容 Buffer Card


SW-Card 構成(枚数)	許容 Buffer Card	
8	160G, 80G, 40G, 20G	
4	80G, 40G, 20G	
2	40G, 20G	
1	20G	

(c)

4 9


【図51】

160Gバッファカードの接続のイメージ図 (その1)



【図52】

160gバッファカードの接続のイメージ 図 (その2)



【図53】

図51,52の場合のCNV外部端子接続構成を示す図 (その1)

表 4 CNV 外部端子接続構成

外部端子 No.	X 4 01117	接続先	·
(DAT#)	Card(種別,No)	LSI No.	外部端子 No.
00	SW#0	0	4n [4n+2]
01	SW#1	0	4n [4n+2]
02	SW#2	0	4n [4n+2]
03	SW#3	0	4n [4n+2]
04	SW#4	0	4n [4n+2]
05	SW#5	0	4n [4n+2]
06	SW#8	0	4n [4n+2]
07	SW#7	0	4n [4n+2]
08	SW#0	1	4n [4n+2]
09	SW#1	1	4n [4n+2]
10	SW#2	11	4n [4n+2]
11	SW#3	1	4n [4n+2]
12	SW#4	1	4n [4n+2]

【図54】

図51,52の場合のCNV外部端子接続構成を示す図 -----(その2)

(DAT#)	1
13 SW#5 1 4n [4n+1] 14 SW#8 1 4n [4n+1] 15 SW97 1 4n [4n+1] 16 SW90 0 4n+1 [4n+1] 17 SW91 0 4n+1 [4n+1] 18 SW92 0 4n+1 [4n+1] 19 SW93 0 4n+1 [4n+1] 20 SW94 0 4n+1 [4n+1] 21 SW95 0 4n+1 [4n+1] 22 SW95 0 4n+1 [4n+1] 23 SW95 0 4n+1 [4n+1] 24 SW95 0 4n+1 [4n+1] 25 SW97 0 4n+1 [4n+1] 26 SW97 1 4n+1 [4n+1] 27 SW93 1 4n+1 [4n+1] 28 SW92 1 4n+1 [4n+1] 29 SW95 1 4n+1 [4n+1] 30 SW95 1 4n+1 [4n+1] 31 SW97 1 4n+1 [4n+1] 32 BUF#n 8n [8n+4] 0 33 BUF#n 8n [8n+4] 1 34 BUF#n 8n [8n+4] 1 35 BUF#n 8n [8n+4] 2 36 BUF#n 8n [8n+4] 5 37 BUF#n 8n [8n+4] 4 38 BUF#n 8n [8n+4] 5 39 BUF#n 8n [8n+4] 6 39 BUF#n 8n [8n+4] 6 39 BUF#n 8n [8n+4] 7 40 BUF#n 8n [8n+4] 6 39 BUF#n 8n [8n+4] 7 40 BUF#n 8n [8n+4] 7 40 BUF#n 8n [8n+4] 6 39 BUF#n 8n [8n+4] 7 40 BUF#n 8n [8n+4] 7 40 BUF#n 8n [8n+4] 7 41 BUF#n 8n+1 [8n+5] 0 41 BUF#n 8n+1 [8n+5] 1	1
14 SW#8 1 4n [4n+1] 15 SW#7 1 4n [4n+1] 16 SW#0 0 4n+1 [4n+1] 17 SW#1 0 4n+1 [4n+1] 18 SW#2 0 4n+1 [4n+1] 19 SW#3 0 4n+1 [4n+1] 20 SW#4 0 4n+1 [4n+1] 21 SW#5 0 4n+1 [4n+1] 22 SW#8 0 4n+1 [4n+1] 23 SW#7 0 4n+1 [4n+1] 24 SW#0 1 4n+1 [4n+1] 25 SW#1 1 4n+1 [4n+1] 26 SW#2 1 4n+1 [4n+1] 27 SW#3 1 4n+1 [4n+1] 28 SW#2 1 4n+1 [4n+1] 29 SW#5 1 4n+1 [4n+1] 30 SW#8 1 4n+1 [4n+1] 30 SW#8 1 4n+1 [4n+1] 31 SW#7 1 4n+1 [4n+1] 32 BUF#n 8n [8n+4] 0 33 BUF#n 8n [8n+4] 1 34 BUF#n 8n [8n+4] 1 35 BUF#n 8n [8n+4] 2 35 BUF#n 8n [8n+4] 4 37 BUF#n 8n [8n+4] 5 38 BUF#n 8n [8n+4] 6 39 BUF#n 8n [8n+4] 7 40 BUF#n 8n [8n+4] 6 39 BUF#n 8n [8n+4] 7 40 BUF#n 8n [8n+4] 7 41 BUF#n 8n [8n+4] 7 42 BUF#n 8n+1 [8n+5] 0 43 BUF#n 8n+1 [8n+5] 1 44 BUF#n 8n+1 [8n+5] 1	
15 SW87 1 4n [4n+1] 16 SW80 0 4n+1 [4n+1] 17 SW81 0 4n+1 [4n+1] 18 SW82 0 4n+1 [4n-1] 19 SW83 0 4n+1 [4n-1] 20 SW84 0 4n+1 [4n-1] 21 SW85 0 4n+1 [4n-1] 22 SW86 0 4n+1 [4n-1] 23 SW87 0 4n+1 [4n-1] 24 SW80 1 4n+1 [4n-1] 25 SW81 1 4n+1 [4n-1] 26 SW82 1 4n+1 [4n-1] 27 SW83 1 4n+1 [4n-1] 28 SW82 1 4n+1 [4n-1] 29 SW85 1 4n+1 [4n-1] 30 SW88 1 4n+1 [4n-1] 31 SW87 1 4n+1 [4n-1] 32 BUF\$n 8n [8n+4] 0 33 BUF\$n 8n [8n+4] 0 34 BUF\$n 8n [8n+4] 1 35 BUF\$n 8n [8n+4] 1 36 BUF\$n 8n [8n+4] 3 37 BUF\$n 8n [8n+4] 4 38 BUF\$n 8n [8n+4] 5 39 BUF\$n 8n [8n+4] 6 39 BUF\$n 8n [8n+4] 6 39 BUF\$n 8n [8n+4] 7 40 BUF\$n 8n [8n+4] 6 41 BUF\$n 8n [8n+4] 7 40 BUF\$n 8n [8n+4] 7 41 BUF\$n 8n [8n+4] 7 42 BUF\$n 8n [8n+4] 3 44 BUF\$n 8n [8n+4] 6	
16 SW\$0 0 4m+1 (4m+1 (4m	! 1
17 SW81 0 4n+1 (4n+1 18 SW82 0 4n+1 (4n+1 19 SW83 0 4n+1 (4n+1 20 SW84 0 4n+1 (4n+1 21 SW85 0 4n+1 (4n+1 21 SW85 0 4n+1 (4n+1 22 SW86 0 4n+1 (4n+1 23 SW87 0 4n+1 (4n+1 24 SW87 1 4n+1 (4n+1 25 SW87 1 4n+1 (4n+1 (4n+1 28 SW87 1 4n+1 (4n+1 (4n+1 28 SW87 1 4n+1 (4n+1 (4n+1 28 SW87 1 4n+1 (4n+1 (4n+1 30 SW87 1 4n+1 (4n+1 (4n+1 31 SW87 1 4n+1 (4n+1 (4n+1 31 SW87 1 4n+1 (4n+1 (4n+1 32 SW87 1 4n+1 (4n+1 (4n+1 33 SW87 1 4n+1 (4n+1 (4n+1 (4n+1 33 SW87 1 4n+1 (4n+1	
18 SW\$2 0 4re1 (4re) 19 SW\$3 0 4re1 (4re) 20 SW\$4 0 4re1 (4re) 21 SW\$5 0 4re1 (4re) 22 SW\$6 0 4re1 (4re) 23 SW\$7 0 4re1 (4re) 24 SW\$0 1 4re1 (4re) 25 SW\$1 1 4re1 (4re) 26 SW\$2 1 4re1 (4re) 27 SW\$3 1 4re1 (4re) 28 SW\$4 1 4re1 (4re) 29 SW\$5 1 4re1 (4re) 30 SW\$8 1 4re1 (4re) 30 SW\$8 1 4re1 (4re) 31 SW\$7 1 4re1 (4re) 32 BUF\$n 8n [8re4] 0 33 BUF\$n 8n [8re4] 1 34 BUF\$n 8n [8re4] 2 35 BUF\$n 8n [8re4] 2 36 BUF\$n 8n [8re4] 4 37 BUF\$n 8n [8re4] 5 38 BUF\$n 8n [8re4] 6 39 BUF\$n 8n [8re4] 6 39 BUF\$n 8n [8re4] 6 39 BUF\$n 8n [8re4] 7 40 BUF\$n 8n [8re4] 6 41 BUF\$n 8n [8re4] 7 42 BUF\$n 8n [8re5] 1	
19 SW\$3 0 4n+1 (4n+1 (4n+1) (4n+1) (4n+1) (4n+1) (4n+1) (4n+1) (4n+1) (4n+1) (
20 SW84 0 4n+1 (4n-1) 21 SW85 0 4n+1 (4n-1) 22 SW86 0 4n+1 (4n-1) 23 SW87 0 4n+1 (4n-1) 24 SW80 1 4n+1 (4n-1) 25 SW81 1 4n+1 (4n-1) 26 SW82 1 4n+1 (4n-1) 27 SW83 1 4n+1 (4n-1) 28 SW84 1 4n+1 (4n-1) 29 SW85 1 4n+1 (4n-1) 30 SW88 1 4n+1 (4n-1) 31 SW87 1 4n+1 (4n-1) 32 BUF\$n 8n [8n+4] 0 33 BUF\$n 8n [8n+4] 1 34 BUF\$n 8n [8n+4] 1 35 BUF\$n 8n [8n+4] 2 35 BUF\$n 8n [8n+4] 3 36 BUF\$n 8n [8n+4] 4 37 BUF\$n 8n [8n+4] 5 38 BUF\$n 8n [8n+4] 6 39 BUF\$n 8n [8n+4] 6 39 BUF\$n 8n [8n+4] 7 40 BUF\$n 8n [8n+4] 7 40 BUF\$n 8n [8n+4] 6 41 BUF\$n 8n [8n+4] 7 42 BUF\$n 8n+1 [8n+5] 0 43 BUF\$n 8n+1 [8n+5] 1	
21 SW#S 0 4n+1 [4n+2] 22 SW#8 0 4n+1 [4n+1] 23 SW#F 0 4n+1 [4n+1] 24 SW#F 1 1 4n+1 [4n+1] 25 SW#F 1 1 4n+1 [4n+1] 26 SW#F 1 1 4n+1 [4n+1] 27 SW#F 1 1 4n+1 [4n+1] 28 SW#F 1 1 4n+1 [4n+1] 29 SW#F 1 1 4n+1 [4n+1] 30 SW#F 1 4n+1 [4n+1] 31 SW#F 1 4n+1 [4n+1] 32 BUF#n 8n [8n+4] 0 33 BUF#n 8n [8n+4] 1 34 BUF#n 8n [8n+4] 1 35 BUF#n 8n [8n+4] 2 35 BUF#n 8n [8n+4] 3 36 BUF#n 8n [8n+4] 4 37 BUF#n 8n [8n+4] 5 38 BUF#n 8n [8n+4] 6 39 BUF#n 8n [8n+4] 6 39 BUF#n 8n [8n+4] 7 40 BUF#n 8n [8n+4] 7 40 BUF#n 8n [8n+4] 6 41 BUF#n 8n [8n+4] 7 42 BUF#n 8n+1 [8n+5] 0 43 BUF#n 8n+1 [8n+5] 1	
22 SW#6 0 4n+1 [4n-23 SW#7 0 4n+1 [4n-24 SW#7 0 4n+1 [4n-25 SW#7 1 4n+1 [4n-25 SW#7 1 4n+1 [4n-26 SW#2 1 4n+1 [4n-26 SW#2 1 4n+1 [4n-27 SW#3 1 4n+1 [4n-28 SW#4 1 4n+1 [4n-28 SW#4 1 4n+1 [4n-29 SW#5 1 4n+1 [4n-29 SW#7 1 4n-29 SW	
23 SW87 0 4r+1 (4r) 24 SW80 1 4r+1 (4r) 25 SW81 1 4r+1 (4r) 26 SW82 1 4r+1 (4r) 27 SW83 1 4r+1 (4r) 28 SW84 1 4r+1 (4r) 29 SW85 1 4r+1 (4r) 30 SW88 1 4r+1 (4r) 31 SW87 1 4r+1 (4r) 32 BUF#n 8n [8r+4] 0 33 BUF#n 8n [8r+4] 1 34 BUF#n 8n [8r+4] 1 35 BUF#n 8n [8r+4] 2 35 BUF#n 8n [8r+4] 4 37 BUF#n 8n [8r+4] 5 38 BUF#n 8n [8r+4] 6 39 BUF#n 8n [8r+4] 6 39 BUF#n 8n [8r+4] 7 40 BUF#n 8n [8r+4] 6 41 BUF#n 8n [8r+4] 7 42 BUF#n 8n+1 [8r+5] 0 43 BUF#n 8n+1 [8r+5] 1	
24 SW80 1 4n+1 [4n-1] 25 SW81 1 4n+1 [4n-1] 26 SW82 1 4n+1 [4n-1] 27 SW83 1 4n+1 [4n-1] 28 SW84 1 4n+1 [4n-1] 29 SW85 1 4n+1 [4n-1] 30 SW86 1 4n+1 [4n-1] 31 SW87 1 4n+1 [4n-1] 32 BUF#n 8n [8n+4] 0 33 BUF#n 8n [8n+4] 1 34 BUF#n 8n [8n+4] 1 34 BUF#n 8n [8n+4] 2 35 BUF#n 8n [8n+4] 3 36 BUF#n 8n [8n+4] 4 37 BUF#n 8n [8n+4] 5 38 BUF#n 8n [8n+4] 6 39 BUF#n 8n [8n+4] 7 40 BUF#n 8n+1 [8n+5] 0 41 BUF#n 8n+1 [8n+5] <	
25 SW#1 1 4n+1 [4n-1 [4n-1 26 SW#2 1 4n+1 [4n-1 27 SW#3 1 4n+1 [4n-1 28 SW#4 1 4n+1 [4n-1 29 SW#5 1 4n+1 [4n-1 29 SW#5 1 4n+1 [4n-1 30 SW#6 1 4n+1 [4n-1 31 SW#7 1 4n+1 [4n-1 31 SW#7 1 4n+1 [4n-1 32 BUF#n 8n [8n+4] 0 33 BUF#n 8n [8n+4] 1 34 BUF#n 8n [8n+4] 1 35 BUF#n 8n [8n+4] 2 35 BUF#n 8n [8n+4] 2 35 BUF#n 8n [8n+4] 4 37 BUF#n 8n [8n+4] 5 38 BUF#n 8n [8n+4] 6 37 BUF#n 8n [8n+4] 6 39 BUF#n 8n [8n+4] 6 4 4 4 5 BUF#n 8n [8n+4] 7 40 BUF#n 8n [8n+4] 6 5 4 5 5 6 6 6 6 6 6 6 6 6 6 6 6 6 6 6	
26 SW#2 1 4n+1 (4n-1 (4n	
27 SW83 1 4n+1 (4n-1 (4n	
28 SW#4 1 4n+1 [4n-1 29 SW#5 1 4n+1 [4n-1 29 SW#5 1 4n+1 [4n-1 30 SW#8 1 4n+1 [4n-1 31 SW#7 1 4n+1 [4n-1 32 BUF#n 8n [8n+4] 0 33 BUF#n 8n [8n+4] 1 34 BUF#n 8n [8n+4] 2 35 BUF#n 8n [8n+4] 2 35 BUF#n 8n [8n+4] 4 37 BUF#n 8n [8n+4] 4 37 BUF#n 8n [8n+4] 5 38 BUF#n 8n [8n+4] 6 39 BUF#n 8n [8n+4] 6 4 40 BUF#n 8n [8n+4] 7 40 BUF#n 8n [8n+4] 7 40 BUF#n 8n+1 [8n+5] 0 41 BUF#n 8n+1 [8n+5] 1 42 BUF#n 8n+1 [8n+5] 1 44 BUF#n 8n+1 [8n+6] 4	
29 SW#5 1 4n+1 [4n-1] 30 SW#8 1 4n+1 [4n-1] 31 SW#7 1 4n+1 [4n-1] 32 BUF#n 8n [8n+4] 0 33 BUF#n 8n [8n+4] 1 34 BUF#n 8n [8n+4] 2 35 BUF#n 8n [8n+4] 2 35 BUF#n 8n [8n+4] 3 36 BUF#n 8n [8n+4] 4 37 BUF#n 8n [8n+4] 5 38 BUF#n 8n [8n+4] 6 39 BUF#n 8n [8n+4] 6 39 BUF#n 8n [8n+4] 7 40 BUF#n 8n [8n+4] 7 41 BUF#n 8n+1 [8n+5] 0 41 BUF#n 8n+1 [8n+5] 1 42 BUF#n 8n+1 [8n+5] 2 43 BUF#n 8n+1 [8n+5] 3	
30 SW86 1 4n+1 (4n+1 (4n	
31 SW#7 1 4rr+1 [4rr 32 BUF#n 8n [8n+4] 0 33 BUF#n 8n [8n+4] 1 34 BUF#n 8n [8n+4] 2 35 BUF#n 8n [8n+4] 3 36 BUF#n 8n [8n+4] 4 37 BUF#n 8n [8n+4] 5 38 BUF#n 8n [8n+4] 6 39 BUF#n 8n [8n+4] 7 40 BUF#n 8n [8n+4] 7 41 BUF#n 8n+1 [8n+5] 0 41 BUF#n 8n+1 [8n+5] 1 42 BUF#n 8n+1 [8n+5] 2 43 BUF#n 8n+1 [8n+5] 3	
32 BUF#n 8n [8n+4] 0 33 BUF#n 8n [8n+4] 1 34 BUF#n 8n [8n+4] 2 35 BUF#n 8n [8n+4] 2 35 BUF#n 8n [8n+4] 3 36 BUF#n 8n [8n+4] 4 37 BUF#n 8n [8n+4] 5 38 BUF#n 8n [8n+4] 6 39 BUF#n 8n [8n+4] 7 40 BUF#n 8n [8n+4] 7 41 BUF#n 8n+1 [8n+5] 0 41 BUF#n 8n+1 [8n+5] 1 42 BUF#n 8n+1 [8n+5] 1 43 BUF#n 8n+1 [8n+5] 2 43 BUF#n 8n+1 [8n+5] 3	
33 BUF#n 8n [8n+4] 1 34 BUF#n 8n [8n+4] 2 35 BUF#n 8n [8n+4] 3 36 BUF#n 8n [8n+4] 4 37 BUF#n 8n [8n+4] 5 38 BUF#n 8n [8n+4] 6 39 BUF#n 8n [8n+4] 7 40 BUF#n 8n [8n+5] 0 41 BUF#n 8n+1 [8n+5] 1 42 BUF#n 8n+1 [8n+5] 1 43 BUF#n 8n+1 [8n+5] 2 43 BUF#n 8n+1 [8n+5] 3	-1
34 BUF#n 8n [8n+4] 2 35 BUF#n 8n [8n+4] 3 36 BUF#n 8n [8n+4] 4 37 BUF#n 8n [8n+4] 5 38 BUF#n 8n [8n+4] 6 39 BUF#n 8n [8n+4] 7 40 BUF#n 8n [8n+4] 7 41 BUF#n 8n+1 [8n+5] 0 41 BUF#n 8n+1 [8n+5] 1 42 BUF#n 8n+1 [8n+5] 2 43 BUF#n 8n+1 [8n+5] 2	
35 BUF#n 8n [8n+4] 3 36 BUF#n 8n [8n+4] 4 37 BUF#n 8n [8n+4] 5 38 BUF#n 8n [8n+4] 6 39 BUF#n 8n [8n+4] 7 40 BUF#n 8n+1 [8n+5] 0 41 BUF#n 8n+1 [8n+5] 1 42 BUF#n 8n+1 [8n+5] 2 43 BUF#n 8n+1 [8n+5] 3 44 BUF#n 8n+1 [8n+6] 3	-
36 BLIF#n 8n [Bn+4] 4 37 BLIF#n 8n [Bn+4] 5 38 BLIF#n 8n [Bn+4] 6 39 BLIF#n 8n [Bn+4] 7 40 BLIF#n 8n+1 [8n+5] 0 41 BLIF#n 8n+1 [8n+5] 1 42 BLIF#n 8n+1 [8n+5] 2 43 BLIF#n 8n+1 [8n+5] 3 44 BLIF#n 8n+1 [8n+5] 4	
37 BUF#n 8n [8n+4] 5 38 BUF#n 8n [8n+4] 6 39 BUF#n 8n [8n+4] 7 40 BUF#n 8n+1 [8n+5] 0 41 BUF#n 8n+1 [8n+5] 1 42 BUF#n 8n+1 [8n+5] 2 43 BUF#n 8n+1 [8n+6] 2 44 BUF#n 8n+1 [8n+6] 3	
38 BUF#n 8n [8n+4] 6 39 BUF#n 8n [8n+4] 7 40 BUF#n 8n+1 [8n+5] 0 41 BUF#n 8n+1 [8n+5] 1 42 BUF#n 8n+1 [8n+5] 2 43 BUF#n 8n+1 [8n+5] 3 44 BUF#n 8n+1 [8n+6] 4	
39 BUF#n 8n [8n+4] 7 40 BUF#n 8n+1 [8n+5] 0 41 BUF#n 8n+1 [8n+5] 1 42 BUF#n 8n+1 [8n+5] 2 43 BUF#n 8n+1 [8n+6] 3 44 BUF#n 8n+1 [8n+6] 4	
40 BUF#n 8n+1 [8n+5] 0 41 BUF#n 8n+1 [8n+5] 1 42 BUF#n 8n+1 [8n+5] 2 43 BUF#n 8n+1 [8n+5] 3 44 BUF#n 8n+1 [8n+6] 4	
41 BUF#n 8n+1 [8n+5] 1 42 BUF#n 8n+1 [8n+5] 2 43 BUF#n 8n+1 [8n+6] 3 44 BUF#n 8n+1 [8n+6] 4	
42 BUF#n 8n+1 [8n+6] 2 43 BUF#n 8n+1 [8n+6] 3 44 BUF#n 8n+1 [8n+6] 4	
43 BUF#n 8n+1 [8n+6] 3 44 BUF#n 8n+1 [8n+6] 4	
44 BUF#n 8n+1 [8n+6] 4	
	-
45 BUF#n Bn+1 (8n+5) 5	
48 BUF\$n 8n+1 (8n+5) 8	
47 BUF#n 8n+1 (8n+5) 7	
48 BUF#n 8rr+2 [8rr+6] 0	
49 BUF#n 8n+2 [8n+6] 1	
50 BUF#n 8n+2 (8n+6) 2	
51 BUF#n 8n+2 (8n+6) 3	
52 BUF#n 8n+2 [8n+6] 4	
53 BUF#n 8n+2 [8n+6] 5	
54 BUF#n 8n+2 [8n+6] 6	
55 BUFRn 8n+2 [8n+6] 7	
55 BUF#n 8n+3 [8n+7] 0	
57 BUF#n 8n+3 [8n+7] 1	
58 BUF#n 8n+3 [8n+7] 2	

【図55】


図51,52の場合のCNV外部端子接続構成を示す図 (403)

外部端子 No.		接続先	
(DAT#)	Card(種別,No)	LSI No.	外部端子 No.
59	BUF#n	8n+3 [8n+7]	· 3
60	BUF#n	8n+3 [8n+7]	4
61	BUF#n	8n+3 [8n+7]	5
62	BUF#n	8n+3 [8n+7]	8
63	BUF#n	8n+3 [8n+7]	7
ROD 0	SW#R	0	4n [4n+2]
ROD 1	SW#R	1	4n [4n+2]
RDD 2	SW#R	0	4n+1 [4n+3]
RDD 3	SW#R	1	4n+1 [4n+3]
ROD 4	_		-
ROD 5	-		-
ROD 6		_	_
ROD 7		-	-

(*) n; Buffer Card 番号.(0~7) 一;未接続


【図56】

80Gバッファカードの接続イメージを示す図 (その 1)




【図57】

80Gパッファカードの接続イメージを示す 図 (その2)



【図58】

80Gバッファカードの接続イメージを示す図 (その3)



【図59】

図56~図58の場合のCNV外部端子接続構成を示す図 (その1)

表 5 CNV 外部端子接続構成(CNV#0 入力および CNV#1 出力)

外部罐子 No. (DAT#)	接続先		
	Card(種別,No)	LSI No.	外部端子 No.
00	-		-
01		_	
02	_	-	· -
03	-		
04		-	
05	-	-	<u> </u>
06	-	-	
07	_	-	
08	_		

【図60】

図56~図58の場合のCNV外部端子接続構成を示す図 (その2)

外部增于 No.	楼観先		
(DAT#)	Card(種別,No)	LSI No.	外部端子 No.
09		_	-
10	-	T -	
11	_	-	-
12	-	-	
13	-	-	
14	_		·
15			
16	-		
- 17	-	-	
18	_	 	
19	-	 	
20			
21		-	
22		 	
23		 	
24	_	 -	
25	 -		-
26			
27	<u>-</u>		
28			-
29			
30		- <u>- </u>	 _
31			-
32	8UF#n		
33	BUF#n	8n	0
34	BUF#n	8n	<u>'</u>
35	BUF#n	8n	2
36	BUF#n	8n	3
37	BUF#n	8n	4
38	BUF#n	8n	5
39	BUF#n	8n	6
40	BUF#n	8n 8n+1	7
41	BUFin	8n+1	0
42	BUFilm	8n+1	
43	BUF#n	8n+1	. 2
44	BUF#n		3
45	BUF#n	8n+1	4
46	BUF#n	8n+1	5
47		8rr+1	6
	SUF#n	8n+1	7
48	BUF#n	8n+2	0
49	BUF#n	8rr+2	
50	BUF#n	8n+2	2
. 51	8UF#n	8n+2	3
52	BUFAn	6n+2	
53	BUFAn	8rr+2	5
54	BUF#n	8n+2	6

【図61】

図56~図58の場合のCNV外部端子接続構成を示す図 (その3)

外部端子 No.	接線先		
(DAT#)	Card(租別LNo)	LSI No.	外部端子 No
55	BUF#n	8n+2	7
56	BUF#n	Bn+3	a
57	BUF#n	Bn+3	1
58	8UF#n	8n+3	2
59	BUF#n	8n+3	3
60	8UF#n	8n+3	4
61	BUF#n	8n+3	5
62	BUF#n	8n+3	8
63	8UF#n	8n+3	7
RDD 0	-	_	
RDD 1	-	-	-
RDD 2			
RDD 3	-	_	
RDD 4	<u> </u>	_	-
RDD 5	_	_	_
RDD 6		-	
RDD 7	-	-	-

(*) n; Buffer Card 番号.(0~7)

一;未接続

表 6 CNV 外部端子接続構成(CNV和 出力および CNV#1 入力)

外部端子 No.		接接先	
(DAT#)	Card(種別,No)	LSI No.	外部錯子 Na.
00	SW#0	0	4m
01	SW#1	0	4n
02	SW#2	0	4n
03	SW#3	0	4n
04	SW#4	0	4n
05	SW#5	•	4m
06	SW#6	0	4n
07	SW#7	0	4n
90	SW#O	1	4n
09	SW#1	1	4n
10	. SW#2	1	4n
11	SWW3	1	4n
12	SW#4	1	4n
13	SW#5	1	4n
14	SW#8	1	4n
15	SW#7	1	4n
16	SW#0	0	4n+1
17	SW#1	0	4n+1
18	SW#2	0	4n+1
19	SW#3	0	4n+1
20	SW#4	0	4n+1
21	SW#5	0	40+1

【図62】

図56~図58の場合のCNV外部端子接続構成を示す図 (その4)

外部罐子 No.	接線先		
(DAT#)	Cerd(種別,No)	LSI No.	外部幾子 No
22	SW#6	0	4n+1
23	SW#7	0	4n+1
24	SW#0	1	4n+1
25	SW#1	1	4n+1
26	SW#2	1	4n+1
27	SW#3	1	4n+1
28	SW#4	1	4n+1
29	SW#5	1	4n+1
30	SW#8	1	40+1
31	SW#7	1	4n+1
32	SWIIO	0	4n+2
33	SW#1	0	4n+2
34	SW#2	0	4n+2
35	SW#3	0	4n+2
38	-		-
37	_		
38			<u> </u>
39		<u>_</u>	
40	SW#0	1	4n+2
41	SW#1	1	4n+2
42	SW#2	1	4n+2
43	SW#3	1	4n+2
44		<u></u>	41572
45			
46		-	
47			
48	SW#0	0	4n+3
49	SW#1	0	
50	SW#2	0	4n+3
51	SW#3	.0	4n+3
52	- 31183		4n+3 -
53		 	
54			
55			
56	SW#O	-	4n+3
57	SW#1		
58	SW#2		4n+3
59	SW#3		4n+3
60			4n+3
		-	· -
61			-
62			
63			
RDD 0	SW#R	0	4n
RDD 1	SW#R	1 .	4n
R00 2	SW#R	_ 0	4n+1
RDD 3	SW#R	1	4m+1

【図63】

図56~図58の場合のCNV外部端子接続構成を示す図 (その5)


外部端子 No.		接続先	
(DAT#)	Card(種別.No)	LSI No.	外部端子 No.
RDD 4	SW#R	0	4n+2
RDD 5	SW#R	1	4n+2
RDD 6	SW#R	0	4n+3
RDD 7	SW#R	1	4n+3

(*) n; Buffer-Card 番号.(0~7)

-;未接続


【図64】

40Gバッファカードの接続イメージ図 (その1)




【図65】

40Gバッファカードの接続イメージ図(その2)



【図66】

40Gバッファカードの接続イメージ図(その3)



【図67】

図64~図66の場合のCNV外部端子接続構成を示す図 (その1)

表 7 CNV 外部端子接続構成

外部端子 No.		接続先	
(DAT#)	Card(種別,No)	LSI No.	外部端子 No.
00	SW#0	0	4n
01	SW#1	0	4n
02	SW#2	0	4n
0 3	SW#3	0	4n
04	SW#4	0	4n
05	SW#5	0	4n
06	SW#6	0	4n
07	SW#7	0	4n
08	SW#0	1	4n
09	SW#1	1	4n
10	SW#2	1	4n
11	SW#3	1	4n
12	SW#4	1	4n
13	SW#5	1	4n
14	SW#8	1	4n

【図68】

□64~**□**66の場合のCNV外部端子接続構成を示す図 (その2)

外部端子 No.		接線先	
(DAT#)	Card(租別,No)	LSI No.	外部端子 No.
15	SW#7	1	4n
18	SW#0	0	4n+1
17	SW#1	0	4n+1
18	SW#2	0	4n+1
19	SW#3	0	4n+1
20	_	 	-
21	_	-	-
22	-	-	· -
23	-	 	
24	SW#O	1	4m+1
25	SW#1	1	4nr1
26	SW#2	1	4n+1
27	SW#3	1	4n+1
28	_		-
29	-		
30	_	-	
31		-	† <u>-</u>
32	SW#0	0	4rr+2
33	SW#1	ŏ	4m+2
34		- <u>-</u>	-
35	-		_
36	BUF#n	8m	0
37	BUF#n	8n	1
38	BUF#n	- 8n	2
39	BUF#n	8n	3
40	SW#O	. 1	4n+2
41	SW#1	1	4n+2
42	_		
43		_	
44	BUF#n	8n+1	0
-45	BUF#n	8n+1	1
48	BUF#n	8n+1	2
47	BUF#n	8n+1	3
48	SW#0	0	4n+3
49	SW#1	0	4n+3
50	-		-
51			
52	8UF#n	8n	4
53	BUF#n	8n	5
54	BUF#n	8n	6
55	BUF#n	8n	7
56	SW#0	1	4n+3
57	SW#1	1	4n+3
58			
59		_	
60	BUF#n	8n+1	4
	DQ:#11	GIFF!	

【図69】

図64~図66 n場合のCNV外部端子接続構成を示す図 (その3)


外部端子 No.		接続先	
(DAT#)	Card(種別,No)	LSI No.	外部端子 No.
61	8UF#n	8n+1	5
62	BUF#n	8n+1	6
63	BUF#n	8n+1	7
RDD 0	SW#R	0	4n
RDD 1	SW#R	1	4n
RDD 2	SW#R	0	4n+1
RDD 3	SW#R	1	4n+1
RDD 4	SW#R	0	4n+2
RDD 5	SW#R	1	4n+2
RDD 6	SW#R	0	4n+3
RDD 7	SW#R	1	4n+3

(*) n; Buffer-Card 番号.(0~7)

一;未接続


【図70】

20Gバッファカードの接続イメージ図(その1)




【図71】

20Gバッファカードの接続イメージ図(その2)



【図72】

20Gバッファカードの接続イメージ図 (その3)



【図73】

図70~図72の場合のCNV外部端子接続構成を示す図 (その1)

表 8 CNV 外部端子接続構成

<u> </u>	20 0111	ントロPM 1 1女形で	
外部端子 No.		接続先	
(DAT#)	Card(種別,No)	LSI No.	外部端子 No.
00	SW#0	0	4n
01	SW#1	0	4n
02	SW#2	0	4n
03	E#W2	0	4n
04	SW#4	0	4n
05	SW#5	0	4n
06	SW#6	0	4n
07	SW#7	0	4n
80	SW#0	1	4n
09	SW#1	1	4n
10	SW#2	1	4n
11	SW#3	1	4n
12	SW#4	1	4n
13	SW#5	1	4n
14	SW#6	1	4n

【図74】

四70~回72の場合のCNV外部端子接続構成を示す図 (その2)

外部端子 No.		接級先	
(DAT#)	Card(種別,No)	LSI No.	外部端子 No.
15	SW#7	1	40
16	SW#0	0	4n+1
17	_	_	
18	•		-
19	•		
20	-		
21	_		
22	-		
23	-	_	
24	SW#0	1	4n+1
25	-	-	-
26			-
27	-	_	-
28	-		
29	_		-
30	-		
31	_		
32	SW#0	0	4n+2
33	SW#1	0.	4n+2
34			-
35	-		
36	BUF#n	8n	0
37	BUF#n	8n	1
38	BUF#n	-8n	2
39	BUF#n	8n	3
40	SW#O	1	4n+2
41	SW#1	ı	4n+2
42	-	-	-
43			-
44	_		
45	-	-	-
48	_	-	_
47	-		
48	SW#0	0	4n+3
48	-	-	-
50	•	-	-
51	-	-	-
52	BUF#n	8n	4
53	BUF#n	8n	5
54	BUF#n	8 n	6
55	BUF#n	8n	7
56	SW#0	1	4n+3
57	-		-
58			
59			
60	-	-	_ · ·

【図75】

図70~ 図72の場合のCNV外部端子接続構成を 示す図 (その3)

外部鐺子 No.		接続先	·
(DAT#)	Card(種別,No)	LSI No.	外部端子 No.
61	-	_	-
62	-	-	
63	_	. =	-
RDD 0	SW#R	0	4n
RDD 1	SW#R	1	4n
RDD 2	SW#R	0	4n+1
RDD 3	SW#R	1	4n+1
RDD 4	SW#R	0	4n+2
RDD 5	SW#R	1	4n+2
RDD 6	SW#R	0	4n+3
RDD 7	SW#R	1	4n+3

(*) n; Buffer Card 番号.(0~7) -; 未接続

【図76】

オフセット設定レジスタの設定値を示すテーブル(その1)

表 9 Offset 設定 Register Table(SW#0/1)

		SW-C4	rd構成		Г			SW-C	erd構成	
	8枚	4枚	2枚	1枚			略枚	4枚	2枚	1枚
					_				(640G)	
	- 0	0	0	0	_	32	0	0	9	0
1	0	0	0	1		33	0	0	0	1
2	0_		2	2		34	0	0	2	_2
3	. 0	<u> </u>	2	3		35	Q	0	. 2	3
4	0	0	0	0		38	C	0	0	0
5	6	<u> </u>	0	11		37	0	0	0	_1_
6	0	0	2	2		38	0	0	2	2
7	0	0	2.	3		39	0	0	2	3
8	0	0	.0	0		40	0	0	0	0
9	0	0	0			41	0	0	0	1
10	0	0	2	2		42	0	0	2	2
111	0	0	2	3		43	0	0	2	3
12	0	0	0	0		44	0	0	0	0
13	0	<u> </u>	0			45	. 0	0	0	
14	0	0	2	2		46	0	0	2	2
15	0	0	2	3		47	0	0	2	3
16	0	0	0	0		48	0	0	0	0
17	0	0	0	1		49	0	O	0	1
18	0	0	2	2		50	0	0	2	2
19	0	0	2	3		51	0	0	2	, 3
20_	0	Q	0	0		52	0	0	0	0
21	0	0	0	1		53	0	0	0	1
22	0	0	2	2		54	0	0	2	2
23	0	0	Z	3		55	a	0	2	3
24	0 .	0	0	0		56	0	0	0	0
25	0	0	C	1		57	0	0	0	1
28	0	0	2	2		58	0	0	2	2
27	0	0	2	3		59	0	0	2	3
28	0	0	C	0		60	0	0	Q	0
29	0	0	0	1		61	0	0	0	1
30	0	0	2	2		62	0	0	2	2
31	Ö	Ö	2	3		63	0	0	2	3

【図77]

オフセット設定レジスタの設定値を示すテーブル (その2)

♦160G Buffer-Card

表 10 Offset 設定 Register Table(CNV#0/1)

		SW-C	ard AR		ı			SW-C	urd構成	
į į						•				
	8枚	4枚	2枚	1枚			8枚	4枚_	2枚	1枚
	(2.56T)	(1,281)	(640G)	(320G)			(2.56T)	(1.28T)	(840G)	(3200
0	84					32	0	Ì		
1	88					33	2	1		
2	68					34	4	1		
3	70					35	8	1		
4	72					36	8			
5	74	开谷	されない	清成		37	10	一件 容	されない	構成
- 6	76			l		36	12	1		
7	78					39	14			
8	65					40	1			
9	67					41	3	Į.		
10	69					42	5			
11	71					43	7			
12	73					44	9		•	
13	75				l	45	11			
. 14	77					46	13			
15	79			- 1		47	15			
18	96			1		48	32			
17	98			1		49	34			
18	100			1	1	50	36			
19	102					51	38			
20	104					52	40			
21	106			ı		53	42		•	
22	108			1		54	44			
23	110					55	46			
24	97			ľ		56	33			
25	99				ı	57	35	•		
20	101				ł	58	37			
27	103			1		59	39			
28	105			1		60	41			
29	107			ŀ		61	43			
30	109					62	45			
31	111			<u> </u>		63	47		•	

【図78】

オフセット設定レジスタの設定値を示すテーブル(その3)

♦80G Buffer-Card

表 11 Offset 設定 Register Table(CNV#0)

		SW-C	ard構成			SW-C	urdin NZ
	8枚	4枚	2枚 1枚		8枚	4枚	2枚 1枝
port書号	(2.56T)	(1.28T)	(840G) (320G)	port 書号	(2.56T)	(1,28T)	(640G) (320
0		-		32	0	0	
	-	-	Ì	33	2	2	
2	-	-	1	34	4	4	
3		-	1	35	6	6	
4	-	-		38	- 8	18	j
5	-	-		37	10	18	
6	-			38	12	20	
7	-	-	許容されない	39	14	22	許容されなり
8		-	構成	40	1	32	構成
9	-	-		41	3	34	
10	-	-		42	5	36	
11	_			43	7	38	
12	-	-		44	9	48	
13	-	-		45	11	50	
14	-	-		45	13	52	
15	-	_		47	15	54	
16	-	-		48	32	64	
17	-	-		49	34	66	
18	-	_	1	50	36	68	
19	-	-		51	38	70	
20		-		52	40	80	
21		-		53	42	82	
22	-			54	44	84	
23	-	_		55	46	86	
24		+		56	33	96	
25	-	-		57	35	98	
26	-	-		58	37	100	
27		-		59	39	102	
28	- .	_		. 60	41	112	
29	-	-		61	43	114	
30	-	-		62	45	116	
31	-	-		63	47	118	

(*) -;未接続のため、設定値は任意

【図79】

オフセット設定レジスタの設定値を示すテーブル(その4)

表 12 Offset 設定 Register Table(CNV#1)

	· · · · ·	SW-C	rd 裸 腹	
i i			- 41	
l J	8枚	4枚	2枚	1枚、
		(1.28T)	(640G)	(320G)
0	64	64		
	66	66		
2	68	68		
3	70	70		
4	72	-		
5	74			
6	76	_	84.00	
7	78		許容さ	
8	65	72	· 474	成
9	67	74		
10	69	76		
11	71	78		
12	73	-		
13	75	_		
14	77	1		1
15	79			
16	96	80		
17	98	82		
18	100	84		
19	102	86		
20	104	-		
21	108	_		
22	108	-		
23	110	-		
24	97	88		į
25	99	90		
26	101	92		
27	103	94		
28	105	-		
29	107			
30	109			
31	111	-		

	SW-Card復成												
= .5	8枚	4枚 (1.28T)	2枚 (640G)	1枚 (220C)									
ort # F	(2.501)	96	(0400)	(320G)									
33	_	98											
34		100											
35	-	102											
36	_	_											
37_	-												
38													
39			許容さ										
40		104	横	灰									
41	-	106		į									
42	-	108											
43	-	110											
44			·										
46													
47_													
48	_	112											
40		114											
50		116											
51	1 1	118											
52	1	-											
53 54													
55	-	120		1									
58 57	-	120 122											
58	 	124											
58 58	-	126											
60	<u> </u>	-		į									
61		-											
82	-	-											
83	_	-											

(*) - ;未接続のため、設定値は任意

【図80】

オフセット設定レジスタの設定値を示すテーブル (その5)

♦40G Buffer Card

表 13 Offset 設定 Register Table(CNV#0)

		SW-C	元精度		Г			SW-Ca	ro解放	
	8枚	4枚	2枚	1枚			8枚	4枚	2枚	1枚
ort #	(2.58T)		(640G)	(320G)	₽4		(2.561)	(1.28T)		(320G)
0	72	72	72			32		-	104	
	74	74	74		L	33		-	106	
2	76	76	1		l E	34	-	•	-	
3	78 _	78	1		l E	35	-	ı	1	
4	104	-	_	1	! C	36	0	0	0	
5	106	-	-	·	Г	37	2	2	2	
6	108	-	-	1		38	4	4	16	
7	110	-	-			39	6	6	18	
8	73	104	76		ΙГ	40	-		108	
9	75	106	78	許容さ	ΙГ	41	-	-	110	ち容視
10	77	108	-	れない		42	-	-	1	れない
11	79	110		構成		43		-	-	構成
12	105	-	-		ΙГ	44	1	32	32	
13	107	_	.=		ΙГ	45	3	34	34	
14	109	_	_		l	46	5	36	48	
15	111	-	-			47	7	38	50	
16	-	88	88			48	-	_	120	
17	-	90	90			49	_	_	122	
18	_	92	_			50	-	-	-	
19		94				51		-	-	
20	_	-	-		ΙГ	52	8	16	64	
21	_	_	-			53	10	18	66	
22	_	_	-	·		54	12	20	80	
23		-				55	14	22	82	
24	-	120	92			56	-	-	124	
25		122	94			57	-	_	126	
26	-	124			ır	58	-	•		
27		126	-		Г	59		-	_	
28	_	-	-		Г	60	9	48	96	
29	-	-	-			61	11	50	98	
30	-	·-	_			62	13	52	112	
31	-	-				63	15	54	114	

(*) - ; 未接続のため、散定値は任意

7 9

【図81】

オフセット設定レジスタの設定値を示すテーブル (その6)

◆20G Buffer Card

表 14 Offset 設定 Register Table(CNV#0)

		SW-C	nd構成					SW-C	rd構成	
ort番号	8枚 (2.56T)	4枚 (1.2BT)	2枚	1数			8枚	4枚	2枚	1枚
		,		(3200)	ľ		(2.58T)	(1.281)		
0	72	72	72	72		32			104	104
	74	74	74			33			108	
2	76	76	-	_	,	34	_			_
3	78	78		-		35			-	-
- 4	104	. =		_	. 1	36	0	0	0	0
5	108	· · · –	_	-		37	2	2	2	16
8	108	_		-		38	4	4	16	32
7	110		-	-	Į 1	39	6	6	18	48
8	73	104	76	74	l	40	-	-	108	106
9	75	106	78		١,	41	-	-	110	
10	77	108		1		42	-	-	_	_
_11	79	110	-	•		43	-	-	_	
12	105	•	-	•		. 44		-	-	_
13	107	-		_		45	-	-	-	-
14	109	- 1	-	-		46	-	-	-	_
15	111	-	-	-		47	-	-	-	-
16	- 1	88	88	76		48	-	-		108
17	-	90	90	-		49		-	_	_
18	-	92	- 1	-		50	- 1	-		_
19	-	94	- 1			51	- 1	-	-	•
20	-	- 1	-			52	8	16	64	64
21		- 1	_	- 1		53	10	18	66	80
22	-	= 1	-	_	ı	54	12	20	80	96
23	-				j	55	14	22	82	112
24	T	120	92	78	ı	56	-	-	-	110
25	- 1	122	94	-	Ì	57	- 1	- 1	-	_
26	-	124	- 1	-	ı	58	-	-	-	-
27	- 1	126	- 1	-	ı	59	-	-	-	_
28	-	-	-	_	1	60	-			_
29	- 1		-	_	ľ	61	-			-
30	-	- 1			ı	62	-	-	- 1	
31	-	-	-		ı	63	-		-	-

(*) 一;未接続のため、設定値は任意

【図82】

入力回線番号設定レジスタ0/1の設定値を示すテブル

SW-Card 構成	Register 設定値	
8 枚(2.56T)	2N	
4 枚(1.28T)	8× N/4 +N mode4	
2 枚 (640G)	8× N/4 +N mode2	
1枚 (320G)	8× N/4 +N mode1	

(ここで、|N/4|は、Nを4で割った商(正数)とする。)

【図83】

セレクタEnable設定レジスタの設定値を示すテープル (その1)

♦160G Buffer-Card

表 15 セレクタ Enable 設定 Register Table(CNV#0/1)

		SW-C	rd制成				SW-C	ard構成	
	8枚 (2.58T)	4枚 (1.28T)	2枚 (640G)	1枚 (320G)	port滑与	8枚 (2.56T)	4枚 (1.28T)	2枚	1枚 (320G
0 1 2 3 4 5 8 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31	All 1		≥hau		32 33 34 35 36 37 38 39 40 41 42 43 44 45 48 47 48 49 50 51 52 53 54 55 56 57 58 60 61 62 63	All 1		されない	

【図84】

セレクタ Enable設定レジスタの設定値を示すテーブル (その2)

♦80G Buffer Card

表 16 セレクタ Enable 設定 Register Table(CNV#0)

	SW-Card標度			7		<u> </u>	SW-Card構成				
1	8枚	4枚	2枚	146	}	-					
ort#	(2.56T)	(1.28T)	(640G)	1枚 (320G)	1		8枚	4枚	2枚	1枚	
0	1	1	10100/	(3200)		32	(2.56T)	(1281)	(640G)	(320G)	
十	l i	1					0				
2	-	 				33 34	 	1	ł	i	
3	1	i				35	 		i		
4	i	-				36	<u> </u>	<u>'</u>	Ī		
5	1	· <u>-</u>				37					
6	1	-				38					
7	1	-	許容さ	れない		39			許容さ	わたい	
8	1	1	構	戟		40	0		構		
9	-	1				41	ŏ	' 1	777	~	
10	1	1				42	Ó	-			
11	1	1			1	43	0	1			
12	1					44	_			ľ	
13	1	-		j		45	_	_			
14	1			I		46	1	-		1	
15	1	-			L	47	-	-			
16	1			ı	J.	48	0	1		1	
17	1	1		I	L	49	0	1		l	
19	1	1		Į	L	50	0	_1_		1	
20				1	ŀ	51	0	1		ł	
21	. i - l			ŀ	-	52	-			- 1	
22	i 				╌	53 54]	
23	i	-		Ī	┢	55	-			. f	
24	i			l	H	56	0	1		1	
25	1	1		ď	-	57	ŏ				
26	1	1			 	58	0			ŧ	
27	1	1				59	ō	- i - 		.	
28	1	_		ľ	_ T	60		-		- I	
29	1	-		1		81	-			ł	
30	1			ł		62				- 1	
31	1	-				63	- 1	-			

(*)一;未接続のため、設定値は任意

【図85】

セレクタ Enable設定レジスタの設定値を示すテープル (その3)

表 17 セレクタ Engble 設定 Register Table(CNV#1)

		SW-Card 構成]			SW-C	ard構成	
=	8枚	4枚	2枚	1枚]		8枚	4枚	2#2	1枚
	(2.301)	(1,281)	(840G)	(320G)	1	port#	(2.56T)	(1.28T)	(840G)	(320G)
<u> </u>		<u> </u>				32				
1_1_						33	1	1	1	
2		-				34	1	1	1	
3		-				35	1	1	1	
4	_	1]		١.	36	1	1	l	
5	-	1				37	1	1		
_6	-	-				38	1	1		• .
7	-	-	ち容補	れない		39		i	許容さ	れない
8	-	-	構	1		40	 	 	構	
9	~	-		•		41	1		1877.	~
10	_					42	<u> </u>	Hi		
	_					43	i	1		
12	-					44	1	-		•
13	-	_				45	1	- ; -		
14	-					46	<u>i</u>	1		
15						47	1	1		
16	_					48	-			- 1
17		_				49		1		
18	_				ı	50				ľ
19		_			ŀ	51				i
20	-				i	52	- 			ł
21	_				ł	53		- i 		I
22		_		ł	ŀ	54	1			ı
23					ŀ	55		1		į
24	_			ı	ł	56				ł
25				Į	⋰	57				1
26	- 1	_		I	ŀ	58	1	- i -		1
27	- 1				ŀ	59	- i - l			ļ
28	-			ł	ŀ	60	-i- f			- 1
29	-				ŀ	61	╌┼╌┤			Į
30		-		ŀ	ŀ	62				ŀ
31	- 1			1	ŀ	63	+ +	- 		l

(*)一;未接続のため、設定値は任意

【図86】

セレクタ Enable 設定レジスタの設定値を示すテーブル (その4)

♦40G Buffer Card

表 18 セレクタ Engble 設定 Register Table (CNV#0)

		SW-C	rd構成] [SW-C	ird構成	
	8枚	4枚	2枚	1枚		1	8枚	4枚	2枚	1枚
	(2.56T)	(1.281)	(840G)	(320G)			(2.56T)	(1.28T)	(840G)	(320G)
0	1			i i		32	0	0		
1			1			33	0	0	1	i
2		1	_	ľ	l	34	•			1
3		1				35	-		_	
4	1	-			1 [36	1	1	1	
5	1	-	-			37		1	1	
66	1		-			38	1	1	1	
7	1	~	-		l	39	1		. 1	
8	1	1	1		 	40	0	Ò	1	
9	1	1	1	ち容礼		41	0	0	1	許容さ
10	1	1	-	れない		42	-	_		れない
11		. 1	-	構成	<u> </u>	43	-	_		模成
12	1	-	-		Г	44	1	1		
13	1	-	-			45		- i -	- i -	l
14	1		-	ł		46	1	1		J
15	1	-	_			47	1	1	- i -	ļ
16	0	1	1	Ī		48	Ö	Ö	1	ł
17	0	1 T	1		_ F	49	Ŏ	0	1	1
18	0	1	_	ľ	r	50				
19	0	1	_			51	_			J
20	-	-		İ	_ -	52	1	1		- 1
21	-	-	_	1	r	53	- i - l		\dashv	ŀ
22		-	-	I	-	54	1	- i - l	- i - 	į
23	-		-	l	_ -	55	7	1	- 	1
24	0	1	1	Į		56	Ö	ä	- i-	ļ
25	0		1	l		57	ō	ä		
26	-	1		1		58				ł
		1	-			59	-	_		
28	_	-	_	1		80		1	1	ł
29	-	-	-	I		ai I	- i - l	- i -	-	1
30	-	-		1		62	. i 	+		ł
31		-	_	.	-	63	- i - l -	-i +		J

(*)-;未接続のため、設定値は任意

【図87】

セレクタ Enable 設定レジスタの設定値を示すテーブル (その5)

♦20G Buffer-Card

表 19 セレクタ Enable 設定 Register Table(CNV#0)

		SW-Card 構成				SW-Card#AZ			
ort番号	B枚 (2.56T)	4枚 (1.28T)	2枚 (640G)	1枚 (320G)	port番号	8枚 (2.56T)	4枚	2枚 (640G)	1枚 (320G
0					32	0	0	1	10200
1			1	-	33	ŏ	ő		
2	1	1	-	-	34	-			
3		1	-	1000	35				
4		-	-		36	1	1	1	1
5	1	_	-	-	37	i	- i	-	- i-
8			_	-	38	1		1	
7		-	-	-	39	1			
8		1	1	1	40	Ö	Ö	1	- i-
9	1	1	1	-	41	ŏ	0	- i - l	
10	_1_1	1		-	42	-			
11	1	_ 1 _ 1			43				
12	1]	-	-	#	44				
13	_1	-	-	-	45				
14	1 1	-	-	-	46				
15	1		-	-	47	_			
16	0	0	0	_1	48	0	0	0	1
17		-	- 1		49				 -
18	-	-	- 1	_	50	-			
19		-	-	-	51				
20		-		-	52	1	7	1	1
21	-			-	53	1	1	1	i
22		-		-	54	1	i	1	- i -
23				-	55	1	1	1	-i-
24	0	0	0		56	0	O I	Ó	1
25	-	-	-	-	57	-	-	_	
26		-	•	-	58	-			_
27	_	- 1	-	-	59	-	-	- 1	
28		- 1	-	-	60	-	-		
29		-	-	-	61	-	-		
30		-	-	=	62	-	_		
31		-	-		63	- 1	-	_	_

(*)一:未接続のため、設定値は任意

【図88】

URDDセレクタと DRDDセレクタ Enableレジスタの設定値を示すテーブル (その1)

●160G Buffer-Card

	SW-Card 構成							
RDD No.	8枚 (2.56T)	4 枚 (1.28T)	2枚 (640G)	1 枚 (320G)				
0	1							
1	1							
2	1			- 20				
3	1	· 許名	字されない構	成				
4	0							
5	0							
6	0							
7	0							

【図89】

URDDセレクタと DRDDセレクタ Enable レジスタの設定値を示すテーブル

●80G Buffer-Card

(その2)

• CNV#0

	SW-Card 構成							
RDD No.	8 枚 (2.56T)	4枚 (1.28T)	2 枚 (640G)	1枚 (320G)				
0	1	1						
1	1	1	}					
2	1	1	Ì					
3	1	1	許容されない構成					
4	0	1	}					
5	0	1]					
6	0	1	}					
7	. 0	1	<u> </u>					

- CNV#1

常時 Default 值。(設定不要)

●40G Buffer Card


	SW-Card 构成							
RDD No.	8 枚 (2.56T)	4枚 (1.28T)	2 校 (640G)	1枚 (320G)				
0	1	1	1	<u> </u>				
1	1	1	1	1				
2	0	1	1	許容され				
3	0	1	1	ない構成				
4	0	0	1	7				
5	0	0	1]				
6	0	0	1	3				
7	0	0	1]				

●20G Buffer-Card

	SW-Card 構成							
RDD No.	8枚 (2.56T)	4 枚 (1.28T)	2 枚 (640G)	1 校 (320G)				
0	1	1	1	1				
1	1	1	1	1				
2	0	0	0	1				
3	0	0	_0	1				
4	0	0	1	1				
5	0	0	1	1				
6	_0	0	0	1				
7	0	0	0	1				


【図90】

従来の入力バッファスイッチの 構成例を示す図




【図91】

従来のクロスバース似チの拡張方法であり、 マトリクス状に多段にスイッチを接続して 拡張する方法を示した図




【図92】

同一HWをビットスライス化し、スイッチを ハプラレルに配置する従来の増設方法を 示した図



【図93】



【書類名】 要約書

【要約】

【課題】大規模パケットスイッチにおいて、増設時にハードウェアの増加を減少 しつつ、処理のオーバヘッドも防ぐことの出来るパケットスイッチ装置を提供す る。

【解決手段】入力HW#0~#3からパケットスイッチ装置に入力するパケット列は、各タイムスロットA~Dに埋め込まれている。パケットスイッチ装置は、入力したパケットをタイムスロット単位で交互に振り分けを行い、2つの4×4スイッチに入力する。4×4スイッチでは、通常のスイッチングが行われ、出力ポート毎に振り分けられる。そして、スイッチング後の、2つの4×4スイッチから来たパケットを交互に多重して、各出力HW#0~#3に出力する。このように、パケット単位でスイッチングをすることにより、処理のオーバヘッドを抑制し、また、増設も容易に行うことが出来、しかもハード規模を小さく抑えることが出来る。

【選択図】 図1

出願人履歴情報

識別番号

[000005223]

1. 変更年月日

1996年 3月26日

[変更理由]

住所変更

住 所

神奈川県川崎市中原区上小田中4丁目1番1号

氏 名

富士通株式会社